由 IDC 编写并被 Intel 引述的市场调查估计，到 2015 年，将有 150 亿连接 互联网 的设备投入使用。这些设备绝大多数不是 PC，而 Intel 希望其中的大多数使用 Intel 的芯片。围绕 PC 形式的基础设施如此完善，为硬件和软件开发提供了一个简单的平台，这或许是在给定时间内能够真正满足市场预期的唯一架构。

        人们期望大多数这些新的互联网功能的设备将基于一种嵌入式 PC 形式。这些设备将采用多种形式，与传统 PC 系统相比要求不同。几乎没有嵌入式 PC 适合传统 PC 形式和限制，如大小、温度范围、可靠性和供货寿命，这意味着传统的 PC 主板不能满足应用的要求。

图1，黄黎明, IDT 公司中国区总经理

        作为 PC 市场的主要角色，处理器供应商已经嗅到了机会。最近，Intel 就加大了对嵌入式领域的关注，发布了其超低功耗处理器家族的一些成员—— Atom ——现在已符合工业温度规范，同时，随着 MICroSOFt 增加对嵌入式应用操作系统的支持，操作系统的选择逐渐继续增加，Linux 不断积蓄力量，传统 RTOS 供应商扩大了对 PC 平台的支持。

当然，嵌入式 PC 并不是一个新概念。有许多供应商的单板计算机在一些外形方面可被认为是嵌入式 PC，而许多 OEM 厂商开发其嵌入式 PC 硬件来满足其最终产品的特定需求。基本上，嵌入式 PC 的制造商在选择大小、形状和操作系统方面有许多余地。但是，在组件层面，如果他们要获得现成的外围设备和易于开发的好处，他们自然必须符合作为一个 PC 产品品牌的期望。

为了获得 PC 平台的好处，嵌入式 PC 需要为众多接口、扩展和连接选项做出规定，如 PCI Express、USB 和 Serial ATA。这些大量的标准需要一个复杂但明确定义的 时钟 架构。为了满足通常与嵌入式应用相关的高可靠性期望，嵌入式 PC 制造商必须选择根据环境要求开发的组件，这些组件来自于了解这些要求的供应商。如果许多不同的子系统要在一起工作，系统时钟就成为了所有嵌入式 PC 的一个重要组件。幸运的是，已经有一些供应商为 PC 架构提供专为满足嵌入式应用要求特别设计的时钟解决方案。IDT 就是其中一个供应商，拥有高可靠性的一贯传统，积极支持机构成员标准的开发，如 PCI SIG，并确保其时钟产品供应的连续性。事实上，IDT 在 1998 年就首次推出了为 Intel 440BX 和 440MX 芯片组设计的时钟芯片(9248AG-92LF)系列，至今仍在供应。在台式电脑领域，产品拥有 10 年的寿命是不可思议的事情，因为系统的寿命通常不到 10 个月。

什么样的时钟才是好时钟？

基于标准的 PC 架构意味着系统时钟合成器的要求有了明确界定。虽然可能在理论上可以使用通用时钟器件来创建时钟树，但这种解决方案是复杂而低效率的。例如，PC 内的系统时钟为 CPU 提供的远不止时钟，如今，PC 必须支持多种高速串行接口，这些接口可能也有可以在数据传输中嵌入时钟 信号 。

幸运的是，像 IDT 这样的供应商可提供一系列集成了多个锁相环(PLL) 的器件来生成作为功能重要组成部分的参考时钟。这些器件在严格的容差范围内生成时钟，这一功能对嵌入式 PC 更具挑战性，因为要在极端的操作条件下完成任务变得更加困难，在这些条件下这些系统可能要找到自己。

设计一个时钟发生器是真正的混合信号设计挑战。虽然器件的配置和控制是数字的，随着许多器件可提供串行可编程输出频率，我们将看到输入时钟的质量在很大程度上取决于 振荡器 的设计、PLL 和器件对噪声的抗扰性。

针对嵌入式 PC 的时钟合成器的一个主要要求是长期稳定性。没有稳定性，整个系统就会受损，导致时钟不稳定的一个主要原因是电源噪声。在一个消费应用中，始终存在电气噪声。但是，在工业应用中，噪声通常变得更加严重。要克服这种风险需要周全的设计考虑，这并不一定仅存在于针对消费 类PC 的组件。

嵌入式设备必须满足严格的 EMC 标准，要求将发射干扰降至最低。减少产生的 RFI 的一种方法是降低输出信号的转换速率，而许多时钟供应商可提供可编程的转换速率，让设计人员优化系统。另外一种降低时钟合成器产生的电气噪声的方法是使用在图 1 所示的扩频锁相环。EMC 实验室可测量频段产生的干扰。通过调节主要时钟信号，使干扰不会集中于某一频率，而是分散在多个频段，从而降低系统在一个特定频段超出限额的可能性。在嵌入式 PC 中，时钟通常被调制向下扩频0.5%。但是，这有助于减少系统中的电磁干扰(EMI)，这增加了一个嵌入式

[1] [2]  下一页