摘要：详细描述了一种内置于AM-OLED显示驱动芯片中的单端口SRAM电路的设计方法，提出了一种解决SRAM访问时序冲突问题的仲裁算法。同时给出了基于0．18μm标准CMOS工艺设计的一款大小为320x240x18位的SRAM电路。通过Hspice仿真结果表明，该结构的动态功耗相对于传统结构可减小22．8％。
关键词：低功耗位线结构；单端口；静态随机存取器；仲裁器；显示驱动芯片

0 引言
    近年来，OLED(有机发光二极管)的低功耗、主动发光和超薄等优势已具有逐步取代LCD(发光二极管)的趋势，被认为是未来20年成长最快的新型显示技术。将SRAM、电源电路、源驱动电路、时序控制和接口逻辑等功能模块集成在一块的AM-OLED (有源驱动有机发光二极管)显示驱动芯片是手机OLED屏和MCU(微控制器)之间的接口驱动电路。而其内置SRAM是整个芯片中一个非常重要的模块，可用于存储一帧图像的数据。但由于它占据整个芯片大部分的硅面积，因此，它对芯片整个的面积有着决定性的影响。
    SRAM功耗在整个芯片中占据很大比重。近年来，对低功耗SRAM的研究很多，其中降低动态功耗主要依靠降低寄生电容和限制位线电压摆幅。事实上，在驱动芯片对SRAM速度要求不高的情况下，以牺牲读取速度来换取SRAM的功耗和面积是可行的。而另一方面，SRAM又存在访问时序冲突问题，其传统方法是采用双端口SRAM结构来实现同时读写功能，但这样会大大增加内置SRAM的面积。为此，本文采用时分技术来使单端口SRAM具有双端口结构的功能，并采用仲裁电路来划分两种请求信号的优先权，以将外部两个并行操作信号转化为内部单端口SRAM的顺序执行，从而使两种请求信号完全处于独立的时间操作域内。

1 SRAM电路的传统结构
    图1所示是传统六管SRAM的电路结构，它主要包括存储单元、预充电路、写入驱动和输出电路。由于是单边输出，因而无需灵敏放大器和平衡管。

    当图1电路在读出数据时，预充信号Prech变低，以把两边位线电位拉到高电平，字线WL变高，其中一条位线通过存储单元放电到低电平，使读出电路导通，将位线信号读出锁存。而在写入数据时，预充电路也会先对两条位线充电到高电平，以便读信号Wen开启两个NMOS管，写驱动电路将其中一条位线电位拉到低电平，然后字线打开，将数据写入存储单元。由于在读写过程中，预充电路每次都要对两条位线进行预充电，故会造成功耗的浪费。经过对该电路的具体分析，本文研究并提出了一种低功耗的位线结构。