另一个特性是内建自测试(BIST)功能。在这种模式下，发射器发送伪随机码序(PRBS)。接收器内部产生同样的序列，并与接收的位模式进行比较。为了在整体测试时间和需要验证的最低比特误码率之间找到最佳折衷方案，用户可以控制BIST的持续时间。在遇到有误码的有效负载时，PASS引脚会以时钟方式进行切换。PASS引脚存放BERT(误码率测试)的最终结果。如果测试失败，说明出现了一个或多个负载错误;如果测试通过，说明PRBS序列的传播和接收均无差错。在链路远端，BIST无需任何数据发生器、数据记录或测量系统。汽车生产商可使用BIST模式来测试系统和检查链路运行。它还可以用作系统开发阶段的试验台，在没有视频源的情况下向整个链路发送数据，同时仅在发射器上施加时钟信号。在服务或故障排除阶段，可利用系统测试来验证链路正常工作，以此在主机或显示端上锁定问题范围。最终当汽车启动后，显示接口可进行例行检查并验证连接性。

　　更多增强功能

　　更多增强功能包括集成的终端电阻，它降低了电路板设计的复杂性，使成本更低，板极空间更小。解串器的输入端提供了一个终端共模滤波器引脚。建议用户将共模引脚通过电容接地以确保稳定，并保证频率滤除共模电压。这将减少对外界的电磁辐射水平，同时可以提高对外界噪声源的抵抗能力。通常通过大电流注入(BCI)测试对数字视频链路对外部干扰的抵抗能力进行研究，利用电感将高达300mA的侧电流调制到电缆屏蔽罩上。I/O 库通过VDDIO供电，1.8V或3.3V均可。这样的灵活性可以利用低接口电平的优势，并提供与下游器件的兼容性。

　　一般来说，当在1.8V电压下操作组件时，电磁干扰水平也随之降低。断电情况下，解串器的输出电压状态可以设置为三态(高阻)或低阻。像素时钟(PCLK)状态也可设置为三态或低阻，以选择停止内部振荡器。在后者的情况下，无论是否有输入信号，时钟输出会一直存在。当接口仅与短距离的轻负载总线连接时，接收器驱动强度(RDS)特性可以最小化输出总线的电流消耗，减慢输出边缘转换率并最终降低电磁干扰。芯片组支持-40℃ 到 +105℃的超宽温度范围，可适用于不同工作环境下的各种汽车电子系统。这些芯片组采用LLP封装，占用的空间很小，并通过了RoHS认证和AEC-Q100 Grade 2标准的全面汽车应用认证。

　　本文小结

　　新型DS90UR905/6 和DS90UR907/8 FPD-Link II型芯片组具有许多系统优势和增强特性。并行视频总线通过一个嵌入式时钟串行化到一个单组中，这降低了系统成本，消除了时钟/数据偏斜问题，减少了噪声，并将链路延伸至远途电缆距离。芯片组支持从QWVGA到24位色深XGA的所有普通汽车LCD分辨率。为了促进系统设计、合格审定和批准，设计人员能将更多注意力集中到如何降低EMI的特性上。这样可以在不牺牲可靠性的情况下尽可能降低防护要求的成本。诊断BIST模式有利于工厂测试和实际应用，对故障排除的测试和诊断也有益处。作为FPD-Link II系列产品中的第三代芯片组，其组件基于已验证和可信赖的IP协议，并且与前几代芯片组后向兼容。FPD-Link II芯片组系列代表了针对汽车行业进行优化并支持真正即插即用的方案，因为它与低密度线路结合使用时不影响性能，且带宽高、功耗低、低EMI、耐用并可实现自主链路同步。

上一页  [1] [2] [3]