Allegro 公司的 A6259KA 和 A6259KLW 集3到8线C MOS 译码器和数据锁存、控制 电路 及DMOS输出于一身，具有存储单线数据于可定址锁存器的多功能功率 驱动器 ，可用做译码器或分工器。其功能框图示于图1。

　　表1 功能表

　　CMOS输入和锁存使其能直接与 微处理器 基系统连接。对于带TTL的应用需要适当的上接 电阻 器来保证输入逻辑高态。用CLEAR和ENABLE输入可选择4种工作模式：可定址锁存， 存储器 ，8线分工器和消除（见表1）。

　　表2 锁存选择表

　　在所在非定址输出保持在它们的预先姿态时定址DMOS输出倒相DATA输入。当CLEAR输入和ENABLE输入高态时所有输出驱动器断开（DMOS驱动器关闭）。A6259KA/KLW DMOS漏极开路输出具有吸收750mA的能力。

　　这种器件有8个输出，由三个二时制编码输出选择输入（S0，S1，S2）来选择8个输出（见表2）。

　　从表1可见，控制CLEAR和ENABLE输入可选择4种工作模式。

　　在可定址锁存模式，在DATA输入端的数据写入定址锁存器中。当所有其他输出保持在它们预先的状态时定址输出倒相数据输入。

　　在存储器模式，所有输出保持在它们的预先状态而DATA或地址（Sn)输入不影响输出。为防止错误数据进入锁存器，在地址线正在改变时应保持ENABLE为高态。

　　在分工/译码模式，定址输出倒相数据输入而所有其他输出都关断。

　　在消除模式，所有输出都关断而DATA或地址（SN）输入不影响输出。

　　给定合适的输入，对于给定的地址当DATA是低态时输出关断；当DATA是高态时输出导通并可吸收电流。