现代雷达特别是机载雷达数字信号处理机的特点是输入数据多，工作模式复杂，信息处理量大。因此，在一个实时信号处理系统中，雷达信号处理系统要同时进行高速数据分配、处理和大量的数据交换.而传统的雷达信号处理系统的设计思想是基于任务，设计者针对应用背景确定算法流程，确定相应的系统结构，再将结构划分为模块进行电路设计。这种方法存在一定的局限性。

    首先，硬件平台的确定会使算法的升级受到制约，由此带来运算量加大、数据存储量增加甚至控制流程变化等问题。此外，雷达信号处理系统的任务往往不是单一的，目前很多原来由模拟电路完成的功能转由数字器件来处理。系统在不同工作阶段的处理任务不同，需要兼顾多种功能。这些问题都对通用性提出了进一步要求[2].随着大规模集成电路技术、高速串行处理及各种先进算法的飞速发展，利用高速DSP和FPGA相结合的系统结构是解决上述问题的有效途径。

　　1 雷达信号处理机方案设计

　　1.1 雷达信号处理的目的

　　现代机载雷达信号处理的任务繁重，主要功能是在空空方式下将AD数据录取后进行数字脉压处理、数据格式转换和重排、加权降低频谱副瓣电平，然后进行匹配滤波或相参积累（FFT或DFT）、根据重复频率的方式进行一维或二维CFAR处理、跟踪时测角等运算后提取出点迹目标送给数据处理机。空地方式下还要进行地图（如RBM和SAR）等相关图像成像处理，最后坐标转换成显示数据送给显控处理机。

　　上述任务需要基于百万门级可编程逻辑器件FPGA与高性能DSP芯片作为信号处理模块，以充分满足系统的实时性要求，同时为了缩短机载雷达系统的研制周期和减少开发经费，设计的基本指导思想是通用化的信号处理模块，可以根据不同要求，通过软件自由修改参数，方便用户使用。

　　1.2 系统模块化设计方案

　　如图1所示的功能模块，除了信号处理所必需的脉冲压缩模块、为MTD模块作准备的数据重排模块、FIR滤波器组模块、求模模块、恒虚警处理模块和显示数据存储模块外，还包括雷达同步信号和内部处理同步产生模块、自检数据产生模块以及不同测试点测试数据采样存储模块。这些模块更加丰富了系统的功能，使得雷达系统的研制者能够更方便地测试和观察信号处理各功能模块的工作情况。