如图5所示，整个误码分析器的系统结构可以分为三大部分： (1)从接收到的二进制码序列中提取同步时钟，此部分由专用芯片及其外围电路完成；(2)利用m序列开关门同步算法[5]完成码同步，并进行误码统计和采集电路关键部分的状态信息，上报给DSP，此部分主要由FPGA及其外围电路完成，FPGA核心模块的工作框图如图6所示，误码测试的时序图如图7所示；(3)DSP完成与其他设备的通信和对电路控制。

　　误码分析器通过串口与电脑端的上位机软件或者其他的嵌入式系统通信，DSP接收指令进行解析和执行，并把统计的误码率的信息和监测的电路的状态通过串口上传。设计的电脑端的上位机软件误码仪测试系统如图8所示。

　　3 实验和结论

　　如图9所示是本误码测试仪与商业误码测试仪对比分析实验示意图。测试中本文误码测试仪和商业误码测试仪均使用2.048 MHz码速率的伪随机序列。误码率测试结果如表1所示。表中每次测试时的信道的干扰都不相同，在每次测量中干扰是不变的。本文所述误码测试仪是3 min内的平均误码率，商业误码测试仪测得的是误码率稳定后的结果。

　　由表1中数据可以看到，测得的误码率的量级是相同的，但是数据还是有偏差，而且在误码率越低时测得数据的偏差的百分比越大。存在这种现象的原因主要有两点，一是信道在两次测试时的状态会有微小的波动，即干扰本身不是绝对稳定的；二是在低误码率条件下，单个误码码元对误码率的结果的影响大于在高误码率的条件下对误码率的影响。

　　分析得到的实验数据可知，本文所述的误码测试仪测得误码率可以达到10-3≤p≤10-10的要求，系统可以完成开环测试，系统同步时间短。

　　在与商业误码测试仪的对比实验中，本文所述的误码测试仪性能与商业误码测试仪相当。而且本误码测试仪可以实现开环测试，可以实现星地间及地面异地长距离的误码测试；其功耗低，与嵌入式系统配合使用可以方便地进行野外测试；具有五种用于误码测试伪随机序列可供选择；如果升级硬件理论上还可以达到更高的码速率，可以增加所需要的测试码型；伪随机码生成器和误码分析器都有串口，可以方便地集成到其他系统中。

上一页  [1] [2] [3]