DSP插补板原理如图2所示。DSP插补板通过ISA总线与PC机通讯，双口RAM用于PC机与DSP交换信息，实现数据双向通讯。控制步进电机时，只需要控制每台电机输入的步进脉冲和转向，就可以控制一台步进电机，所以步进电机可以直接由F2812 DSP的事件管理器控制，实现四台电机的联动。控制伺服电机时，需要控制逆变器的六支开关管(如无刷直流电机和交流异步电机)的开关动作，用F2812 DSP的EVA、EVB分别控制两通道的PWM输出，FPGA控制另两通道的PWM输出。FPGA接收DSP数据线传来的三相脉宽，设置好死区寄存器和周期寄存器，完成PWM的输出控制逆变器六支开关管的动作，实现四轴的联动。

　　由于FPGA需要设计两通道的PWM输出和总线与控制卡的通讯功能，因此所需要的逻辑单元很大。在设计仿真后，确定FPGA选用ALTEra公司的Flex10K系列的EPF10K30A。由于其配置单元为SRAM，属于易失性可编程器件，编程信息在系统断电后会丢失，所以在设计FPGA时就需要外扩一个Flash存储器，在每次上电工作时，需要从器件外部的Flash中将编程信息写入器件的SRAM中，从而可以进行任意次数的编程、快速编程、实现板极和系统级的动态配置，充分体现了硬件的开放性设计。

　　4 硬件设计

　　图3为DSP插补板的硬件接线图。硬件接线需要注意以下几个问题：因为DSP的时钟和FPGA不同，数据传输不能正常完成，DSP通过总线向FPGA只写数据，可以在FPGA中做DPRAM来实现DSP与FPGA的数据交换，在DPRAM的一侧用DSP时钟读写，另一侧用FPGA系统时钟读写，可以很好地完成数据的读写交换。DSP的速度较快，为了保证DSP的运行速度，外部存储器需要具有一定的速度，否则DSP访问外部存储器时需要加入等待周期，且C2000系列的DSP只能同异步的存储器直接相接。本设计要驱动不同种类的电动机的四轴联动，需要的数据量比较大，控制算法比较复杂，选用存储空间大的CY7C104BV33-12作为外扩存储器。F2812 DSP采用统一寻址方式，CY7C104BV33既可以作为程序存储器，也可以作为数据存储器。CY7C104BV33采用3.3V供电，可以与DSP直接相接。DSP系统中难免存在5V/3.3V混合供电现象，I/O为3.3V供电的DSP，其输入信号电平不允许超过电源电压3.3V，5V器件输出信号高电平可达4.4V，长时间超常工作会损坏DSP器件，输出信号电平一般无需变换。本设计采用74LVC245A(8位、3.3V)进行电平转换，方向控制信号由DSP的/RD控制。

　　5 PWM发生器的实现

　　图4为FPGA实现PWM设计框图，以驱动一台电机6个功率器件为例。它主要由脉宽寄存器、缓冲寄存器、周期寄存器、死区寄存器、死区发生器、比较器组成。脉宽寄存器接收来自DSP刷新后送来的三相PWM信号脉宽;缓冲寄存器实现对脉宽数据的缓冲;周期寄存器决定PWM的载波周期;死区寄存器决定上下桥臂的死区时间;比较寄存器将三相脉宽值与三角载波进行比较，最后生成三相PWM信号PA、PB、PC，再经过死区发生器处理，最后产生6个中心对称的PWM驱动信号，驱动三相逆变器的6个功率器件。为了实现三相的同步，将三相脉宽寄存器中的值放入各自的缓冲寄存器中，通过基准计数器计数达到最大时，发出三相同步信号SYN，在SYN下将三个脉宽值从缓冲寄存器中取出与三角波进行比较，达到三相同步的目的。

　　6 实验结果分析

　　图5为在MAX PLUSⅡ环境下仿真的FPGA驱动直流电机的PWM波形，采用VHDL设计的带有死区功能的PWM输出，控制逆变器六支开关管AH、AL、BH、BL、CH、CL。AH、BH、CH设为高有效，AL、BL、CL设为低有效，A相占空比50%，B相占空比40%，C相占空比60%。仿真波形符合DSP中EV产生PWM波形的标准，证明了FPGA在DSP的控制下能够很好地完成电机的控制，FPGA并行扩展了DSP的EV模块功能。

　　本文在开放数控模型的基础上，提出了一个经济、高速的开放数控系统结构模型。该数控系统在软硬件平台体现出了良好的开放性，能控制多种电机四轴联动，符合开放数控发展方向。给出了FPGA产生带死区功能的PWM输出的仿真图形，理论上证明了该结构模型的正确性和可行性。其经济高效的性能，符合市场发展的需要。

上一页  [1] [2]