3 电路仿真与实现
    本设计选用ALTEra公司的QuartusⅡ6.0软件工具进行开发。通过QuartusⅡ6.0建立系统工程文件，根据设计要求设置文件类型和参数，在工程文件下建立各个功能模块的Verilog HDL文件，再对整体进行编译、综合和仿真，然后下载配置到EP2C8T144C8中进行板级调试[6]。
    如图3所示，I²C总线控制仿真时序一共包含两个输入端和三个输出端的波形状况。其中EP2C8T144C8的控制时钟CLK为50 MHz，MT9P401的输入时钟EXTCLK为100 MHz，复位信号RST为高电平，I2C的串行时钟SCL为500 kHz。同时通过I2C的串行数据线SDA依次对MT9P401内部的(11)H和(30)H两个寄存器进行配置，配置过程遵循I2C总线传输协议。

    对EP2C8T144C8下载配置完成后，用示波器探头测量MT9P401的帧有效信号(Frame_Valid)和行有效信号(Line_Valid)输出引脚，查看输出波形，如图4和图5所示。从图中可以看到有连续的帧有效信号和行有效信号输出，而且帧有效信号的周期约为70 ms，行有效信号的周期约为35 μs，符合MT9P401的驱动时序要求，说明FPGA完成了对MT9P401的驱动设置。

    实测数据证明I²C总线控制时序设计正确，MT9P401图像传感器在I²C总线控制作用下，工作状态正常，能够输出有效的数据信号。同时结合复杂可编程逻辑器件使设计的驱动电路具有集成度高、功耗低、速度快、接口方便等优点，为基于大面阵CMOS图像传感器的抓拍相机系统的研究提供了可能性。另外FPGA的可编程性和Verilog HDL编程语言的可移植性，使得该设计具有更加广范的应用价值。
参考文献
[1] 夏宇闻.Verilog数字系统设计教程(第2版)[M].北京：北京航空航天大学出版社，2008.
[2] 程军，邬小林，周民，等.一种LDO线性稳压电路设计[J]. 现代电子技术，2010(6)：16-19.
[3] 梁九鹏，李永亮，郑佳.FPGA器件中PLL的设计应用[J]. 无线电工程，2007，37(9)：62-64.
[4] BRUCE J W.Personal digital assistant(PDA)based I2C bus  analysis[J].IEEE Transactions on Consumer EleCTRonICs，2003(11)：1482-1485.
[5] 刘韬，楼兴华.FPGA数字系统设计与开发实例导航[M]. 北京：人民邮电出版社，2005.
[6] 王诚，吴继华，范丽珍，等.Altera FPGA/CPLD设计(基础篇)[M].北京：人民邮电出版社，2005.

上一页  [1] [2]