SRAM接口提供了中止指令处理的能力，这种能力可中止M4K内核5段流水线中任何指令处理。这有助于外部系统控制器立即响应外部事件，如中断请求或通过EJTAG调试接口请求。在处理典型微控制器应用中高度确定性性质时，快速响应外部中断事件至关重要。

　　对接口信号连接有限的器件提供支持

　　这个功能通常用于接口外设的总线锁存和总线停止的组合，如ADC。该类型的混合信号器件通常不提供32位位宽的接口。

　　总线锁存和总线停止

　　SRAM接口提供输入控制信号，在外部存储控制器禁用这个信号之前锁住数据总线，以防止CPU进一步写处理。由此，可不用担心多线程存储周期的损害。SRAM接口还提供控制信号，利于总线停止，使设计师将速度更慢的存储器和外设连接到系统成为可能。这些器件可包括速度更慢的非易失性RAM和混合信号器件，在将请求的数据传送到总线之前，它们需要更多的等待时间。

　　缓存关联信号

　　虽然M4K内核不包含任何高速缓存，但仍能指明出现在地址总线上的当前存储器地址是否可以进行缓存。外部存储控制器能够利用这些状态信号实现L2高速缓存结构。

　　M4K SRAM接口在微控制器领域的应用

　　利用上述这些功能，设计师们能够对于微控制器系统环境中使用M4K SRAM接口的多种优势有所认识。

　　首先，紧密耦合的接口意味着大多数处理任务是在单时钟周期内完成的。除非当设计师执行总线停止时，需要考虑速度较慢的存储器件的完成周期。而且，连接到该接口的控制逻辑必须只能处理指令和数据，以使整个逻辑设计不那么复杂。另外，可能还要锁住总线，使原子处理的完成能够不受排队周期的影响。SRAM指令执行速度要比DRAM快得多。Cold-Fire5329处理器内部集成了32 KB的SRAM，本设计方案将充分利用处理器片内SRAM来对解码程序进行优化。首先对源代码中的主要解码函数进行分析，如表1所列。可以看到驱动写函数(write)、子带综合(MPEGSUB_synthesis)、反向修正离散余弦变换(imdct_I)和快速离散余弦变换(fast_dct)对处理器资源消耗较大，几乎占用80%的解码时间。根据分析结果，分别把音频驱动程序和上述解码函数放进SRAM中执行，以提高流媒体解码器的执行速度，降低其对处理器资源的消耗。

　　固定映射表(FMT)可减少外部存储控制器所需的逻辑和解码量。除了存储器映像外设，以及对微控制器可用的存储器件绝对尺寸外，有源区都在定义的边界之内。

　　在双模操作下，指令提取路径和数据读/写路径是独立的。这些独立的数据通道有助于存储控制器逻辑优化存储器件的类型和尺寸。

　　中止流水线中，任何处理的能力都有助于在调试环境中实现快速响应和精确的断点控制。

　　基本上，L2缓存可以使用M4K内核的本地信号执行，从而简化L2缓存控制器。

上一页  [1] [2]