当数字输出回馈耦合至模拟电路部分时，数字反馈将出现，从而引起干扰。这种干扰在噪声层中表现为异常的整形，而在 ADC 输出频谱中则表现为寄生噪声。最糟糕的情况出现在中标度处，这采用 CMOS 输出模式，所有输出从 1 切换为 0 (2 进制补码格式) 或从 0 切换为 1，从而产生大的地电流，如图 3 所示。

　　图 3：ADC 中的数字反馈

　　跨过这个中标度点的小信号在所有这些数字信号输出的和中产生一个不相称的输出功率。

　　凌力尔特已经推出了 LTC2261 系列超低功率 14 位 /12 位、25MSPs 至 150Msps ADC，提供了一种新的和专有的功能，可在甚至良好的布局做法也无效的情况下减少数字反馈。交替位极性 (ABP) 模式在输出缓冲器之前使所有奇数位反相，以当工作在中标度周围时，实现数目相等的 1 和 0 的切换，从而有效地消除了引起数字反馈的大的地平面电流。

　　图 4：交替位极性模式

　　图 4 显示了怎样利用交替位极性模式改变数字输出字。消除地平面电流，以在小的输入信号跨过中标度时，减少反馈回 ADC 输入的能量。当这种模式启动时，所有奇数位 (D1、D3、D5、D7、D9、D11、D13) 在输出缓冲器之前都反相，如图 5 所示。偶数位 (D0、D2、D4、D6、D8、D10、D12) 不受影响。这种方法可降低电路板地平面中的数字电流，并降低数字噪声，尤其是在模拟输入信号非常小的情况下。通过使奇数位反相，在接收器端对数字输出解码。利用简单的 SPI 连接至 ADC，通过串行设定启动交替位极性模式。

　　图 5：对交替位极性模式数据解码

　　除了交替位极性模式，还提供一个可选数据输出随机函数发生器，以减少来自数字输出的干扰。该随机函数发生器解除了数字输出的相关性，以减少出现重复码的可能性，从而避免重复码耦合回 ADC 输入，在输出频谱中引起不想要的音调。通过在数字输出被传送至芯片之外以前对其进行随机化处理，即可实现这些无用音调的随机化以减小此类音调的幅度。

　　数字输出通过在 LSB (实际上是白噪声) 与所有其他数据输出位之间运用一种“异”逻辑运算来进行“随机化”。如欲解码，则采用逆运算;在 LSB 与所有其他位之间应用一种“异”运算。交替位极性模式与数字输出随机函数发生器无关 ━━ 这两种功能可以同时接通、同时不接通或任一接通。如示，两种数字反馈抑制方法 (交替位极性模式和数字输出随机函数发生器) 可使无寄生动态范围 (SFDR) 性能改善 10~15dB。

　　图 6 示出了 LTC2261 对一个 70MHz IF、-65dBFS 输入信号进行采样并折返至 ADC 的第一奈奎斯特区域的 FFT 曲线图。左侧的曲线图示出了采用交替位极性模式 (数字输出随机函数发生器被停用) 时的 ADC 性能。噪声层中的凸起和输出频谱中的寄生噪声由数字反馈引起，输入端上的低电平信号使数字反馈有所衰减 (数字输出在全“1”和全“0”之间切换)。凸起的数目对应于 ADC 中流水线级的数目。右侧的 FFT 曲线图示出了同时采用交替位极性模式和随机函数发生器时 SFDR 性能的改善情况。噪声层现在很平坦，而且最高的寄生噪声减低了 12dB。

　　图 6：运用交替位极性模式和随机函数发生器时 LTC2261-14 的 SFDR 性能。

　　Fs=125Msps，AIN= 70MHz、-65dBFS，平均 128k 点 FFT

　　与今天市场上提供的同样采样率和分辨率的可比较 ADC 相比，LTC2261 系列 ADC 的功耗仅为其 1/3。LTC2261-14 为 14 位 125Msps ADC 仅从 1.8V 模拟电源消耗 127mW 功率，而 14 位 25Msps ADC LTC2256-14 仅消耗 30mW 功率 (参见图 7 以了解整个系列的器件)。为了进一步节省功率，还提供了打盹或休眠模式，以使功率降至 0.5mW。

　　图 7：超低功率 1.8V ADC 系列

　　LTC2261 是一款极端灵活的高速 ADC，具一个 SPI 兼容的接口，以设定和调节若干独特的设置。SPI 端口用于选择数字输出配置 (CMOS、DDR CMOS、DDR LVDS)、从 7 种 LVDS 输出电流设定值中进行选择，以根据所驱动的负载或距离决定最佳的功率要求，或启用任选的 LVDS 输出终端来帮助消减由接收器上的不良终接所引起的任何反射，从而节省了外部组件和板级空间。还可以选择测试模式，以允许用户验证 ADC 和处理器之间的连接。

　　结论

　　在采样情况下，良好布局仍然不能提供避免数字反馈所需的隔离，LTC2261 的内置功能可用来帮助抵消引发这种不良干扰的地电流。LTC2261 提供极高的灵活性和调节能力，以改善数据采集系统的性能。

上一页  [1] [2]