3．3 时序仿真
    时序控制在QuartusII7．2软件下完成，其一个周期内的时序仿真如图4所示，将10 MHz的dspclk用作脉冲计数时钟，由于计数时钟为0．1μs，则计数2 000次相当于200μs。所以设置pridata与pwdata为预置的脉冲重复周期与脉冲宽度值的10倍，则计数后正好是脉冲重复周期和脉冲宽度值。radar_pulse为雷达脉冲，interruptl为引前帧同步，作为DSP中断1，用于DSP中设置脉内参数；interrupt2作为DSP中断2，用于设置脉外参数；IOUPDATA为DDS更新信号。在线性调频方式下，R_pcontrol触发DDS产生扫频方向为正的线性调频信号；L_pcontrol触发DDS产生扫频方向为负的线性扫频信号。在相位编码方式中，以m15序列码作为相位控制为例，p_control为相位选择脉冲，产生m15序列码11l 101 01100l 000。由图4的仿真结果可知，其产生的时序与图2要求的时序相同，从而验证了系统设计的正确性。

3．4 实验结果
    此系统可方便产生参数可调的常规脉冲、线性调频、相位编码脉冲信号，在示波器下观察得出，利用AD9958设计产生的信号波形精度高。图5(a)为示波器观察的脉冲同步信号和常规脉冲信号，图5(b)为信号局部放大图。由图5(a)可看出：u0的脉冲信号为20μs；由图5(b)可看出：中频频率f0=30MHz，脉冲重复周期为1000μs，脉冲宽度为20μs。

4 结语
    在介绍DDS芯片AD9958基础上，介绍了雷达频率合成器中频产生模块，并仿真了其中的FPGA时序控制模块。该雷达模拟器可灵活配置信号种类、脉宽和重复周期的多种参数，其稳定度高，精度高，分辨率高，且可实现双路正交输出。