3．2 时序产生器
3．2．1 DDS参考时钟
    AD9958支持多种时钟配置方式用以实现AD9958的系统时钟。通过设置AD9958的CLK_MODE_SEL管脚，可将时钟设置为晶振输入或参考时钟输入，并且支持单端或差分的时钟方式。这里将其配置为参考时钟单端输入模式，直接通过FPGA输入20 MHz时钟信号，并通过AD9958锁相环电路倍频产生AD9958系统时钟400 MHz，倍频系数通过FRl寄存器的FRl<22：18>位设置。设FRl<22：18>这5位换算的十进制值为M，表1给出CLK_MODE_SEL引脚、M与时钟的关系。
3．2．2 时序控制信号
    DDS的时序控制信号由FPGA完成，包括DDS的IO_Updata、PS0一PS3等信号。FPGA接受ADSP-BF531的时序控制参数，经过分频产生相应的定时信号。即产生相应波形下的更新信号(IO_Updata)、PSO~PS3信号等，实现波形时序控制。
    雷达脉冲信号产生的时序关系如图2所示。根据雷达脉冲波形参数，FPGA产生同步信号及更新信号。其中，将脉冲宽度(PW)，脉冲重复周期(PRI)作为时序控制信号。

    根据图2的时序关系，时序产生器实际上是一个可编程的计数分频比较单元，在DDS控制处理器的控制下，产生所需的各种控制信号。时序产生器的逻辑原理如图3所示。

    时序产生器中的可编程PRI计数器，根据控制器预置的PRI值，产生PRI周期控制信号。同时该计数器的值与可编程比较器的值进行相同比较，比较器输出用于产生ioupdata脉冲。在相位编码模式下，利用子码产生器产生相位选择
(p_contr01)脉冲；在线性调频模式下，利用方向控制器产生(1pm_contro1)控制线性调频方向。时序产生器产生帧同步信号、视频脉冲信号和IO_Updata脉冲，用于控制DDS产生时序的中频脉冲信号。