·上一文章：频率合成器的相位噪声分析
·下一文章：集成芯片的可测性设计技术
2 VHDL语言实现的DDS
为简单起见，下面所描述的DDS仅设置了频率控制字K，相位控制字P和幅度控制字A都未予以考虑，其处理可以类推。DDS的输出为正弦波信号。
由于正弦波关于π奇对称，关于π／2与3π／2偶对称，因此波形存储器(ROM)中只需存储其1／4个周期的幅度值编码。具体地，ROM中存储正弦波0～π／2相位范围内的256个采样点的幅度值，采用8位编码。而DDS的输出为9位，最高位作为符号位，用以区分幅度值的正负，“0”表示正，“1”表示负。ROM为8位地址寻址，而相位累加器的字长采用10位。最高位用以区分正弦波的前、后半周期，“0”为前半周期，幅度值为正，“1”为后半周期，幅度值为负。次高位用以区分正弦波前、后半周期的前、后1／4周期，“0”为前1／4周期，寻址地址为相位累加器的低8位，“1”为后1／4周期，寻址地址为相位累加器低8位的取反。
用VHDL实现DDS的源程序的核心部分如下：
 |
 |
在Xilinx ISE 8.2i开发环境中对其进行仿真的结果，如图2所示。
 关键词：
评论内容只代表网友观点，与本站立场无关！ 评论摘要(共 0 条，得分 0 分，平均 0 分)
|
