的傅里叶变换值。从式(4)结果可以看到加入了相位舍位以后杂散出现在ω=kω1±nωc±ω0上。

2 改进结构
    改进的方法首先是在累加器中增加一个触发器，这样做的好处是能够使得Fr经累加器后的叠加值一直保持为奇数。从杂散模型可以分析出只要(Fr，2j-k)互质，就可以减小整个频谱离散抖动的分布。经过验证表明，它的总体SNR减小了，可是这些减小的值会增加到一个频率上。于是增加了一个DAC的延时模块，以便平滑边频，这样就可以把原来增加到某个频率上的杂散减小，并能够帮助滤波器平滑波形。综合以上两种方法以后，实验表明整体由于幅度量化所产生的杂散现象就有了可观的改善。改进结构如图2所示。

    可以看到改进后，累加器上的触发器在每个时钟到来时，将D触发器的值重新叠加回累加器的最低位上，如果前一个D触发器的值为“0”，那么在这个时候，经过D触发器的取反输出，此时触发器的值就变成“1”了，那么累加器在原来基础上最低位叠加一个“1”，当一个D触发器的值为“1”的时候同理。这样就造成了触发器输出的值在“0”，“1”间跳变，从而使得累加后的具体值变成了2*Fr+1，即ψ(n)=2Fr+1，这样保证了频率调谐叠加后的数字为奇数，于是它与2j-k互质了。这样做的好处就是让(△ψ，2j-k)=1，原来计算所得：

    这样做的缺点是虽然减少了在一定频率上的杂散，但总体的SNR相对于原来有所减小，且将减小的杂散叠加到了某一频率上。
    为了解决这个问题，针对相位舍位的影响，引入了相位抖动技术。因截断而产生的误差序列也是周期性的，故对于一定的输出频率，采样造成信号相位的离散化也具有周期性。因此就需要采用一种抖动技术来打破这种周期性。方法是在每次相位累加器溢出前，将一个随机整数加到相位累加器中，使得累加器的溢出随机地提前，以破坏相位溢出的周期性。
    另外针对幅度量化所产生的杂散，在滤波器前还使用了延迟叠加法，这样做可以抑制主频外的边频。主要是在DAc模块中增加了一个触发器，在每个时钟延保存前一个D／A转换的结果。从以下推导的结果可以看到，这样提高了SNR，那是由于它对于边带杂散的抑制。以下即为两次D／A转换后的正弦值的叠加，其中：

叠加前的信噪比：

此处明显可以看到SNR提高了，其原因就是叠加模块抑制了主频外的边频。