摘 要：相位舍位及量化噪声引起的杂散问题一直是数字频率合成器研究的重点。针对杂散问题，使用了修正频率控制字和相位抖动两种技术，再结合延迟叠加方法，很好地降低了幅度量化杂散和相位舍位杂散，提高了系统的信噪比。最终经由仿真验证了此方法能够有效抑制离散的杂散并且能够很好地改善由于相位抖动所引起的底部噪声过多的问题。
关键词：DDS频率合成器；相位抖动；修正频率控制字；延迟叠加

0 引 言
    由于跳频技术在军事上的广泛应用，因此对于其核心直接数字式频率合成器的研究成为人们关注的热点。直接数字式频率合成器的基本原理是利用输入信号本身相位差的不同给出不同的电压幅度，最终滤波平滑输出需要的频率。设计一个直接数字式频率合成器最大的问题就是杂散抑制。这是评价频率合成器设计是否优良的重要指标。
    杂散主要由幅度量化杂散和相位舍位杂散构成。现在采用解决杂散的技术大致分为：修改频率控制字技术，相位抖动技术等。相位抖动技术可以良好地改善由相位舍位所带来的杂散，但是它却增加了杂散的底部噪声。修改频率控制字方法能够从整体上降低4 dB的杂散，但是它却将分散的杂散集中到某个频率上，致使这个频率上的噪声出现尖峰。这里首先利用修正频率控制字的方法让杂散从整体上降低约4 dB，然后用相位抖动技术改善相位舍位引起的杂散，最后还针对相位抖动技术带来的底部噪声的问题，使用延迟叠加技术将D／A转换的结果进行延迟叠加，从而改善杂散的底部噪声问题，良好地抑制了边频。最终利用Matlab仿真论证了这种综合方法的有效性，它既改善了由幅度量化引起的杂散，也改善了由相位舍位引起的杂散。

l DDS频率合成器的基本原理
    基本的DDS频率合成器由相位累加器、相位寄存器、正弦查找表、DAC、低通滤波器构成。加法寄存器把来自二进制寄存器的数字信号与累加器的数字相加，然后又用当前的值改变相位寄存器的值，从而使得累加器在每一个参考时钟脉冲输入时周期性溢出。当频率调谐字有新的变化时，二进制寄存器就在下一个参考时钟把新的相位增量提供给加法器。基本结构如图1所示。

    因此可以得到：

   
    当经过SINE查找表之后，它的表达式如式(2)：

    GCD就代表着最大的偏差值。接着可以直接推导出输入与输出的时频域关系，如式(3)：

    式(3)是将输入进行傅里叶变换后得到的理想DDS频率表达式，用f(ω)表示。