首 页文档资料下载资料维修视频包年699元
请登录  |  免费注册
当前位置:精通维修下载 > 文档资料 > 家电技术 > 单元电路介绍 > 其它电路
高速数字PCB板设计中的信号完整性分析
来源:本站整理  作者:佚名  2009-04-23 13:44:57




    串扰是两条信号线之间的耦合,信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流,而感性耦合引发耦合电压。串扰噪声源于信号线网之间、信号系统和电源分布系统之间、过孔之间的电磁耦合。串绕有可能引起假时钟,间歇性数据错误等,对邻近信号的传输质量造成影响。实际上,我们并不需要完全消除串绕,只要将其控制在系统所能承受的范围之内就达到目的。PCB板层的参数、信号线间距、驱动端和接收端的电气特性、基线端接方式对串扰都有一定的影响。
2.5 过冲(Overshoot)和下冲(Undershoot)
    过冲就是第一个峰值或谷值超过设定电压,对于上升沿,是指最高电压,对于下降沿是指最低电压。下冲是指下一个谷值或峰值超过设定电压。过分的过冲能够引起保护二极管工作,导致其过早的失效。过分的下冲能够引起假的时钟或数据错误(误操作)。
2.6 振荡(Ringing)和环绕振荡(Rounding)
    振荡现象是反复出现过冲和下冲。信号的振荡即由线上过渡的电感和电容引起的振荡,属于欠阻尼状态,而环绕振荡,属于过阻尼状态。振荡和环绕振荡同反射一样也是由多种因素引起的,振荡可以通过适当的端接予以减小,但是不可能完全消除。
2.7 地电平反弹噪声和回流噪声
    在电路中有较大的电流涌动时会引起地平面反弹噪声,如大量芯片的输出同时开启时,将有一个较大的瞬态电流在芯片与板的电源平面流过,芯片封装与电源平面的电感和电阻会引发电源噪声,这样会在真正的地平面(O V)上产生电压的波动和变化,这个噪声会影响其他元件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。
    由于地电平面(包括电源和地)分割,例如地层被分割为数字地、模拟地、屏蔽地等,当数字信号走到模拟地线区域时,就会生成地平面回流噪声。同样,电源层也可能会被分割为2.5 V,3.3 V,5 V等。所以在多电压PCB设计中,对地电平面的反弹噪声和回流噪声需要特别注意。

3 信号完整性解决方法
    信号完整性问题不是由某一单一因素引起的,而是板级设计中多种因素共同引起的,主要的信号完整性问题包括反射、振铃、地弹、串扰等,下面主要介绍串扰和反射的解决方法。
3.1 串扰分析
    串扰是指当信号在传输线上传播时,因电磁耦合对相邻的传输线产生不期望的电压噪声干扰。过大的串扰可能引起电路的误触发,导致系统无法正常工作。
    由于串扰大小与线间距成反比,与线平行长度成正比。串扰随电路负载的变化而变化,对于相同拓扑结构和布线情况,负载越大,串扰越大。串扰与信号频率成正比,在数字电路中,信号的边沿变化对串扰的影响最大,边沿变化越快,串扰越大。针对以上这些串扰的特性,可以归纳为以下几种减小串扰的方法:
    (1)在可能的情况下降低信号沿的变换速率
    通过在器件选型的时候,在满足设计规范的同时应尽量选择慢速的器件,并且避免不同种类的信号混合使用,因为快速变换的信号对慢变换的信号有潜在的串扰危险。
    (2)容性耦合和感性耦合产生的串扰随受干扰线路负载阻抗的增大而增大,所以减小负载可以减小耦合干扰的影响。
    (3)在布线条件许可的情况下,尽量减小相邻传输线间的平行长度或者增大可能发生容性耦合导线之间的距离,如采用3W原则(走线间距离间隔必须是单一走线宽度的3倍或两个走线间的距离间隔必须大于单一走线宽度的2倍)。更有效的做法是在导线间用地线隔离。
    (4)在相邻的信号线间插入一根地线也可以有效减小容性串扰,这根地线需要每1/4波长就接入地层。
    (5)感性耦合较难抑制,要尽量降低回路数量,减小回路面积,信号回路避免共用同一段导线。
    (6)相邻两层的信号层走线应垂直,尽量避免平行走线,减少层间的串扰。
    (7)表层只有一个参考层面,表层布线的耦合比中间层要强,因此,对串扰比较敏感的信号尽量布在内层。
    (8)通过端接,使传输线的远端和近端、终端阻抗与传输线匹配,可大大减少串扰和反射干扰。
3.2 反射分析
    当信号在传输线上传播时,只要遇到了阻抗变化,就会发生反射,解决反射问题的主要方法是进行终端阻抗匹配。
3.2.1 典型的传输线端接策略
    在高速数字系统中,传输线上阻抗不匹配会引起信号反射,减少和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行终端阻抗匹配,从而使源反射系数或负载反射系数为O。传输线的长度符合下列的条件应使用端接技术:L>tr/2tpd。式中,L为传输线长;tr为源端信号上升时间;tpd为传输线上每单位长度的负载传输延迟。
    传输线的端接通常采用2种策略:使负载阻抗与传输线阻抗匹配,即并行端接;使源阻抗与传输线阻抗匹配,即串行端接。
    (1)并行端接
    ·并行端接主要是在尽量靠近负载端的位置接上拉或下拉阻抗,以实现终端的阻抗匹配,根据不同的应用环境,并行端接又可以分为如图2所示的几种类型。

 (2)串行端接

上一页  [1] [2] [3] 

关键词:

文章评论评论内容只代表网友观点,与本站立场无关!

   评论摘要(共 0 条,得分 0 分,平均 0 分)

推荐阅读

图文阅读

热门阅读

Copyright © 2007-2017 down.gzweix.Com. All Rights Reserved .
页面执行时间:185,109.40000 毫秒