随着电子技术的不断发展，在高速电路中信号的频率的变高、边沿变陡、电路板的尺寸变小、布线的密度变大，这些因素使得在高速数字电路的设计中，信号完整性问题越来越突出，其已经成为高速电路设计工程师不可避免的问题。串扰是指有害信号从一个网络转移到另一个网络，它是信号完整性问题中一个重要问题，在数字设计中普遍存在，有可能出现在芯片、PCB板、连接器、芯片封装和连接器电缆等器件上。如果串扰超过一定的限度就会引起电路的误触发，导致系统无法正常工作。因此了解串扰问题产生的机理并掌握解决串扰的设计方法，对于工程师来说是相当重要的。

1 串扰问题产生的机理
    串扰是信号在传输线上传播时，由于电磁耦合而在相邻的传输线上产生不期望的电压或电流噪声干扰，信号线的边缘场效应是导致串扰产生的根本原因。为了便于分析，下面介绍几个有关的概念。如图1所示，假设位于A点的驱动器是干扰源，而位于D点的接受器为被干扰对象，那么驱动器A所在的传输线被称之为干扰源网络或侵害网络(Agreessor)，相应的接收器D所在的传输线网络被称之为静态网络或受害网络。静态网络靠近干扰源一端的串扰称为近端串扰(也称后向串扰)，而远离干扰源一端的串扰称为远端串扰(或称前向串扰)。由于产生的原因不同将串扰可分为容性耦合串扰和感性耦合串扰两类。

1．1 容性耦合机制
    当干扰线上有信号传输时，由于信号边沿电压的变化，在信号边沿附近的区域，干扰线上的分布电容会感应出时变的电场，而受害线处于这个电场里面，所以变化的电场会在受害线上产生感应电流。可以把信号的边沿看成是沿干扰线移动的电流源，在它移动的过程中，通过电容耦合不断地在受害线上产生电流噪声。由于在受害线上每个方向的阻抗都是相同的，所以50％的容性耦合电流流向近端而另50 9／6则传向远端。此外，容性耦合电流的流向都是从信号路径到返回路径的，所以向近端和远端传播的耦合电流都是正向的。对于近端容性耦合串扰，随着驱动器输出信号出现上升沿脉冲，流向近端的电流将从零开始迅速增加，当边沿输入了一个饱和长度以后，近端电流将达到一个固定值。另外，流向近端的耦合电流将以恒定的速度源源不断地流向近端，当上升沿到达干扰线的接收端，此上升沿会被接受吸收，不再产生耦合电流信号，但是受害线上还有后向电流流向受害线的近端，所以近端的耦合电流将持续两倍的传输延迟。
    对于远端容性耦合串扰，由于信号的边沿可看成是移动的电流源，它将在边沿的附近区域产生经互容流进受害线的耦合电流，而产生的耦合电流将有50％与干扰线上的信号同向而且速度相同地流人远端，因此随着干扰线上信号的传输，在受害线上将不断地产生的前向耦合电流而且和已经存在的前向耦合电流不断地叠加，并一同传向远端。由于串扰只在信号的边沿附近区域产生，流向远端的耦合电流的持续时间等于信号的跃变时间。具体的容性耦合如图2所示。

1．2 感性耦合机制