数字示波器是将模拟输入的信号变成数字信号存储子内存中,同时在LCD上显示波形,即使在输入波形已经停止,由于记忆作用,程序也可以让示波器反复显示波形。目前市场中有许多品种的数字存储示波器(DSO),高性能的DSO的带宽已经上升到1GHz甚至更高,当然价格不菲。大多数情况下,在对示波器性能要求不是很高时,即可自己设计了一款价廉物美的数字示波器。
本文主要介绍一种具有实时采样和等效采样的数字示波器,以EP1C3T144C8和AT89S52为核心,结合AD7821高速A/D转换芯片,实现对被测信号的采集,并将采集到的数据存储在双口RAM中,最终在大屏幕图形点阵液晶CSDl60128上显示。
1.系统硬件结构
系统主要由大屏幕图形点阵液晶显示模块、程控时钟DDS模块、高速AD采样模块、FPGA等精度测频模块、数据存储单元及单片机控制系统七大功能模块构成,结构框图如下图所示。
被测信号先经过FPGA等精度测频,同时单片机根据频率选择不同的采样方式,控制DDS产生不同的CLK作为A/D的采样速率;然后信号经放大整形,采样保持电路输出到A/D转换器;A/D转换之后,将数据输到RAM(62256)IP,单片机从62256读取数据,并在160128液晶上显示相应的波形。
1.1大屏幕图形点阵液晶显示模块
文中选用CMl60128液晶实现波形的显示。CMl60128是一种图形点阵液晶显示器,由控制器T6939C、行驱动器、列驱动器及160*128全点阵液晶显示器组成,可显示图形、10*8个汉字,亦可以执行位操作,方便地显示波形。
1.2程控时钟DDS模块
本文采用内含可编程DDS系统和高速比较器的AD9850芯片,实现全数字编程控制的频率合成。当DDS模块与精密时钟源相连,并写入频率相位控制字之后,即可产生一个频率和相位均可编程控制的模拟正弦波输出。此正弦波可直接作为频率信号源或经内部高速比较器转换为方波输出,最小步进值可达0.0291Hz。其电路如下图所示。
1.3高速AD采样模块
AD7821为一款高速8位并口取样模拟-数字转换器,转换时间为660ns,最高采样率为lMHz,具有RD和WR-RD两种模式。本文采用RD模式,其硬件电路图如下图所示。
1.4FPGA等精度测频模块
测频方式分为直接测量和等精度测量两种。其中,直接测量又分测频率和测周期两种方式,控制简单,但精度不高,误差会随着时间累加:等精度测频时,由于闸门时间的起始点由被测信号触发,因而误差不会累加,精度大大提高。故本文采用FPGA等精度测频模块。
1.5数据存储模块
存储方式有单口RAM存储、双口RAM存储和EEPROM存储三种方式。基于性价比的考虑,文中设计采用单口RAM62256和74HC573自制双[]RAM,解决了高速存储和读取的问题。
1.6单片机控制模块
设计中,单片机通过接收FPGA等精度测频模块得到的被测信号的频率控制DDS模块,产生不同的采样频率,并控制外部数据存储器62256的数据读写及控制CMl60128显示被测信号的波形。
1.7采样保持模块
采样保持模块采用高速单片采样保持放大器AD781,输入阻抗为50Ma,其构成的采样保持电路如下图所示。
该电路能提取高频信号,并保持信号频谱特性,经延时后输入AD进行采样。2.等效采样的理论分析采样时小信号采用实时采样,大信号采用等效采样。
等效采样为本文设计的关键点和创新点。等效采样能通过对周期信号在不同周期内进行等间隔采样,并把在信号的不同周期中采样得到的数据进行重组,从而重建原始的信号波形。复现的信号虽然在频率上失真了,但是保留了信号的基本变化规律,如同实时采样的信号被扩展。它与实时采样的最大区别在于只采样周期信号,但是对信号的频率不受限制;而实时采样可以采样任何信号,但是对信号的频率具有限制。
等效测量程序设计流程图如下图所示,
等精度测量程序设计流程图如下图所示。
4. 主要技术性能指标
(1)被测周期信号的频率范围为 10Hz~10MHz,输入阻抗为lMa,垂直分辨率为 8bis,水平显示分辨率≥20点/ div。
(2)垂直灵敏度含 1V/div、0.1V/div、2mV/div三档;电压测量误差≤5%。
(3)等效采样速率≥200MSa/s;扫描速度含 20ms/div、2us/div、100 ns/div三档,波形周期测量误差≤5%。
(4)触发电路采用内触发方式,上升沿触发,触发电平可调。
(5)具有存储/调出功能、单次触发功能。
(6)能提供频率为 100kHz 的方波校准信号。
5.结束语
笔者通过本设计方案很好地实现了实时采样和等效采样,能够实现波形复现,效果较好,采用的等效采样为本文设计的难点,具有性价比高,应用前景广阔。