O 引言
    视频实时处理，由于视频处理中数据量大，要求速度快因此采用TM320DM642。视频处理机应用于视频采集、视频处理、视频输出的视频实时处理。视频处理机的解决方案有多种选择，但是市场主流产品一般选择两种方案：1)采用CPU+ASIC。2)采用双CPU结构，即一个嵌入式CPU和一个专用信号处理芯片DSP。受专用DSP芯片处理能力的限制，现有的嵌入式中使视频处理机的视频处理算法基本是H．263以下的标准。

l 硬件设计
    本文介绍一种基于TMS320DM642 DSP的视频采集设计方案。其操作系统、通信协议、网络协议、音视频处理软件均在一颗TMS320DM642上实现，降低了开发的难度。
    TMS320DM642芯片简介：
    TI公司的TMS320DM642(以下简称DM642)是一款专门面向多媒体应用的专用DSP。该DSP时钟高达600MHz，8个并行运算单元，处理能力达4800MIPS；采用二级缓存结构；具有64位外接存储器接口；兼容IEEE—1149．1(JTAG)边界扫描；为了面向多媒体应用，还集成了3个可配置的视频端口、面向音频应用的McASP(Multi Channel AudioSerial Pott)、10／100Mb／s的以太网MAC等外设。鉴于DM642的上述优点，本网系视频处理机统以DM642为核心，完成音视频信号的实时采集、压缩及传输功能。

    系统电路组成如图1所示。从视频处理机的视频信号和从麦克风输入的音频信号经采集、A／D转换为数字信号后送入DSP。DSP在信源处对音视频信号进行压缩编码和合流，然后通过局域网或因特网将数据传输给视频监控中心。监控中心可同时监视多个现场，接收或发送报警信号，并根据需要通过异步串行总线RS-485实时控制，调整摄像头的方向和位置。
1．1 视频采集电路
    本系统采用的视频解码芯片是Philips公司的SAA7115。从模拟视频输入口输入的全电视信号在SAA7115内部经过钳位、抗混叠滤波、A／D转换、YUV分离电路之后，在YUV到YCrCb的转换电路中转换成BT．656视频数据流，输入到压缩核心单元DM642中。DM642的3个视频口VP0、VP1、VP2与视频编解码芯片相接。在本系统中，只有一路视频输入，故VP1、VP2端口，VP0通道配置为8位BT．656视频输入口。视频数据的行／场同步信号包含在BT．656数字视频数据流的EAV(end ofactive video)和SAV(start of active video)时基信号中，视频口只需视频采样时钟和采样使能信号即可。SAA7115内部寄存器参数的配置和状态的读出通过I2C总线进行。视频接口的原理如图2所示。

1．2 视频编码电路
    本系统采用的视频编码芯片是Philips公司的SAA7105H。DM642的视频口2用来驱动视频编码器，视频信号经过FPGA芯片，连到视频编码芯片PhilipsSAA7105H。FPGA用于扩展屏幕显示功能。视频输出信号支持RGB，高清晰度视频，PAL/NTSC复合视频和s端子视频信号。通过DM642的I2C总线对的内部寄存器编程实现不同输出。
1．3 音频输入／输出电路

    本系统采用TI的高性能立体声编解码器TLV320AIC23(以下简称AIC23)实现音频信号的采集和播放。AIC23与DM642的I／0电压兼容，可以实现与DM642的McASP接口无缝连接。在本系统中，AIC23工作于主模式，左右声道的采样字宽均为16bit。数据接口为DSP mode模式。通过I2C总线设置内部寄存器的工作参数和反馈状态信息。
    因为网络传输的固有特点，音频数据和视频数据从网络摄像机端到达监控中心不可能是均匀的，如果网络摄像机端不做任何纠正处理，则很难保证音视频的同步输出。为了实现音频和视频的采样同步，本文利用锁相环PLLl708，从SAA7115的LLC引脚输出27MHz时钟，经PLLl708产生AIC23的主时钟MCLK。由于音视频采样信号采用同一个时钟源，就不会出现音视频不同步的问题。PLLl708的SCKO3引脚输出默认时钟频率18．433MHz，作为AIC23的输入主时钟MCLK。AIC23内部采用的时钟可通过设置寄存器由主时钟MCLK分频得到如图3。