0 引 言
    IP就是知识产权核或者知识产权模块的意思。在EDA技术和开发领域具有十分重要的作用，在半导体产业中IP定义为用于ASIC或FPGA／CPLD中预先设计好的电路功能模块。IP可以分为软IP，固IP和硬IP三种。
    随着电子系统的越来越复杂，PLD设计的越来越庞大，这就增加了市场对IP核的需求，各大FPGA／CPLD厂商陆续推出了许多IP核。例如：FIR(有限冲击响应)数字滤波器core；FFT(快速傅里叶变换)core，NCO(数控振荡器)core等，在设计中如果使用了这些知识产权核可以大大简化FPGA／CPLD的设计，加速设计速度，缩短研发周期，并且较之于开发者自己的设计程序，这些IP有更好的运算精度、速度、SFDR参数、SNR参数等，达到良好的效果!
    由于电磁波在传输过程中，经过色散介质，如不均匀的波导经过高空电离层时会发生色散现象。Chirp函数在射电天文信号的消色散处理中发挥着重要的作用，研究在FPGA中实现Chirp函数是基于FPGA的射电宇宙信号处理的重要组成部分。如图1所示。

    该设计就是通过实时的改变NCO IP core的输入频率控制字的办法，数控频率输出的办法实现Chirp函数。

1 系统总体设计
    Chirp函数根据输出频率的递变规律一般分为两种：线性Chirp函数和非线性Chirp函数，以下是两种Chirp函数在频域上的表现如图2，图3所示。

    从图2，图3可以看出Chirp函数的频率输出与时间的f-t关系可以总结为：
    对于线性Chirp函数：
    在连续域时间域内有关系式：
   
式中：k为常数；f0为初始输出频率；t为连续时间。
    在离散时间域有关系式：
   
式中：k为常数；f0为初始输出频率；n为采样点。
    对于非线性Chirp函数：在连续域时间域内有关系式：
   
式中：f(t)为非线性函数；f0为初始输出频率；t为连续时间。
    在离散时间域有关系式：
   
式中：f(n)为非线性函数f0为初始输出频率；n为采样点。由上式可以看出Chirp函数在每一个时刻点具有不同的频率输出，而根据具体的频率变化的需要在每一个时刻点实时的改变其频率控制字是实现Chirp函数的关键。其算法框图如图4所示。