2．2时钟输入结构

ADS5463的时钟输入特性如图3所示。

由图3可看出时钟的输入幅度和共模电压与ADC信噪比的关系，当输入时钟为300 MHz时，只有峰峰值大于O．5 V、小于3．5 V，共模电压大于1 V、小于3．5 V才有最佳的信噪比指标，LVPECL电平的共模电压为Vcc一1．3 V=3．3 V-1．3 V=2 V，典型峰峰值700 mV，刚好满足ADS5463对时钟的要求。ADS5463在时钟输入端由内部电阻将时钟输人共模电压偏置到2．4 V，这与发送端的共模电压不同，故采用交流耦合是最好的方式。时钟电路初步设计见图4。
如图4所示，在ICS8530ll的每个输出端都并联了一个142 Ω的电阻到地，这个电阻的作用是：由于输出共模电压固定在Vcc一1．3 V=2 V，为了使输出电流维持在14 mA，故直流偏置电阻值选择2 V／14 mA=142 Ω，实际选取时可选择140～200 Ω。此时双端传输线特性阻抗为50 Ω。

3电路仿真

下面打开HyperLynx，将上述电路导入其中的LineSim工具下，该工具是HyperLynx的一个子工具，主要用来进行传输线的拓扑结构的仿真，可以对不同端接方式下的信号完整性进行分析。LineSim中的传输线模型构筑如图5所示。