首 页文档资料下载资料维修视频包年699元
请登录  |  免费注册
当前位置:精通维修下载 > 文档资料 > 家电技术 > 单元电路介绍 > 其它电路
基于LED的视频显示板设计
来源:本站整理  作者:佚名  2010-04-08 19:19:01



 粗略估计,全球已安装的大型LED视频显示板已经达到数万台。随着整体系统价格的下降,显示板操作流程的简化,LED视频显示板必将得到进一步普及。本文介绍一种基本的低成本LED视频显示模块。这一新型设计利用廉价的FPGA芯片完成数字视频比特流的分配,由MAX6974 LED驱动器构成QVGA(320×240)分辨率的LED视频显示器。该显示板可通过PC控制,用作辅助监视器显示任意文本、图表或多媒体信息。
1 目前LED显示卡架构
    目前,所有顶级LED视频显示板厂商都在使用色彩像素尺寸不同但结构类似的LED视频显示屏。视频显示模块像素大约在256~15 552范围内。将视频显示模块拼接在一起可以构成边长达到数米的视频墙。每块视频显示模块带有不同的PCB,PCB上安装了LED及其驱动器。另外,安装LED驱动器的PCB上还安装有FPGA和视频缓存芯片。在一个视频墙中,视频显示模块之间通常采用同轴电缆连接。视频墙通过光纤连接到控制和视频处理单元。控制单元用于配置这些视频显示模块、正确选择视频源。视频处理器接收所选择的视频信号,进行格式转换后把正确的数据信息发送到相应的像素位置。视频处理器还需要进行数据缓存和比例调节。该应用的控制器和视频处理器单元属于专业设备,价格非常高。
1.1 Maxim方案
    利用MAX6974 LED驱动器的独特功能,可以结合一片低成本、中等规模的FPGA构建一块LED视频显示板,通过PC控制整个系统,如图1。利用一块额外的视频接口PC卡可以支持不同的视频信号源,从而组成完整的LED视频显示板,只需要很少的电子元件,无需专业设备。


1.2 MAX6974 LED驱动特性
    MAX6974 LED驱动器专为LED视频显示板应用而设计。每个LED驱动器包含24路同等的恒流、PWM LED驱动器端口,可驱动8个或16个(双模)RGB像素。为适应视频或静态图片,消除黑屏现象,芯片的PWM速率非常高。当视频刷新速率为60 f/s(每秒帧)时,PWM速率约为7 680 Hz。MAX6974的数据输入接口包含一个LVDS时钟和一对LVDS数据,也可以通过数据输出接口串联MAX6974 LED驱动器,以提供更高的数据位,同样包含LVDS时钟和LVDS数据对。根据视频刷新速率和时钟频率,可以将数百片MAX6974器件通过LVDS接口连接在一起。利用这个接口,LED驱动器和视频显示模块PCB之间可以通过几英尺长的双绞线电缆连接在一起。
    MAX6974可通过3种方式控制每个LED的亮度。首先,每个独立的LED(红、绿或蓝)都有一个12位的PWM亮度控制器,远远高于DVITM接口规定的每种颜色8 bit的分辨率,其余位可用于对比度调整,以适应不同的环境光条件;其次,7 bit PDM亮度控制用于调节所有LED驱动端口,这些PDM位可用于亮度控制。最后,每组LED驱动端口都带有步长为256的恒流控制(6 mA~30 mA)。这些校准步长用于配置不同温度下所要求的视频颜色。
1.3 基于MAX6974的LED视频显示板架构
    该LED视频显示板采用一片FPGA实现视频数据位的分配,它还可以捕获控制帧,直接将它们转发到每片MAX6974 LED驱动器内部相应的寄存器。图2所示为QVGA分辨率(320×240)的参考设计框图,采用了TFP401A DVI接收器、用于存储EDID的AT24C02 EEPROM、EP2C20 FPGA和9 600片MAX6974 LED驱动器,用于驱动76 800个OVSRRGBCC3 RGB LED。


    框图左侧的DVI信号由TFP401A DVI接收器接收,AT24C02 EEPROM提供EDID给Windows?誖操作系统。解串后的信号和TMDS解码信号发送到EP2C20。重新编排视频位,通过5个LVDS通道以32 Mb/s的速度传递到LED视频模块PCB列。每路LVDS包含2个差分对、CLKI(O)±、DIN(OUT)±、1个LOADI(O)引脚和1个GND(地)引脚,共6条线。每个LED显示模块PCB包含64片MAX6974 LED驱动器和512个OVSRRGBCC3 RGB LED。
1.4 视频流分配和视频帧控制
    DVI最低分辨率是VGA,该QVGA参考设计可用于隔行扫描的奇数或偶数像素。TFP401A DVI接收器的半像素时钟速率为12.5 MHz,消隐期占用大约40%。由于MAX6974接口只用于奇数或偶数行,无需考虑消隐期,串行转换(24位RGB)QVGA数据速率为12.5/2/1.4×24=107.14285 Mb/s。考虑到DVI每种颜色8 bit分辨率,相应于MAX6974每种颜色的12 bit转换器,有效数据速率为(107.142857/8)×12=160.714286 Mb/s。FPGA缓存来自TFP401A DVI接收器的像素数据流数据流划分成5组,然后将其发送到相应的LVDS通道。每个LVDS通道的数据速率为160.714286/5=32.1428571 Mb/s。
    TFP401A DVI接收到的每个像素按照每行从左到右、每帧从上到下依次传递。MAX6974每个PWM帧格式要求相同的颜色信息,以8像素为一组传输,如表1。需要一个至少存储8个像素数据的缓存器支持这一格式转换。考虑到隔行扫描以及消隐,为了保持LVDS通道固定的传输速率,参考设计中用缓存器存储一帧视频数据。缓存器能够将多片MAX6974器件在PCB的两端连接起来,避免从右到左使用较长的LVDS链路。


  

[1] [2]  下一页

关键词:

文章评论评论内容只代表网友观点,与本站立场无关!

   评论摘要(共 0 条,得分 0 分,平均 0 分)

推荐阅读

图文阅读

热门阅读

Copyright © 2007-2017 down.gzweix.Com. All Rights Reserved .
页面执行时间:251,367.20000 毫秒