3 三阶高密度双极性译码的建模
    三阶高密度双极性译码器的建模思想：根据编码规则，破坏点V脉冲与前一个脉冲同极性。因而可从所接收的信码中找到V码，然后根据加取代码的原则，V码与前面的三位代码必然是取代码，在译码时，须全部复原为四连O。只要找到V码，不管V码前是两个“O”码，还是三个“0”码，一律把取代码清零，完成了扣V扣B功能，进而得到原二元信码序列。可实现三阶高密度双极性译码的模型框图如图6所示。三阶高密度双极性译码器包括双／单极性变换、V码检测、时钟提取、扣V扣B四部分组成。

3．1 +V码检测与一V码检测的实现
    +V码检测原理是对正整流电路输出的信号的上升沿到来时，利用计数器对输入的正整流电路输出的信号脉冲进行计数，当计数值等于2时，输出一个脉冲作为+V脉冲，同时计数器清零，而且在计数期间，一旦有负整流电路输出的信号脉冲，立即对计数器清零，计数器重新从零开始计数。这是因为在两个正整流电路输出的信号脉冲之间，存在负整流电路输出的信号脉冲，说明第二个正整流电路输出的信号脉冲不是+V码，而只有在连续两个正整流电路输出的信号脉冲之间无负整流电路输出的信号脉冲，才能说明这两个正整流电路输出的信号脉冲在三阶高密度双极性码中，是真正地同极性的，于是就可以判定第二个正整流电路输出的信号脉冲实际上是+V码，达到检测+V码的目地。
    一V码检测原理与+V码检测的类似，所不同的是，一V码检测电路在正整流电路输出的信号脉冲控制下，对来自负整流电路输出的信号脉冲进行计数和检测、判定，若检测到一V码，则输出一V码信号。其模型如图7与图8所示。

3．2 扣V扣B模块的实现
    建模思路是用V码检测模块所检测出的V码信号去控制一个四位移位寄存器，若未碰到V脉冲，则整流输出合成信号在时钟的节拍下，顺利通过移位寄存器，当碰到有V脉冲时，该V脉冲将使移位寄存器清零。考虑到四连O，即V脉冲及其前面的三个码元应为O码，所以，可设置四位的移位寄存器，当V码清零时，同时将移存器中的四位码全变为0。不管是否有B脉冲，在此模块中，一并清零，因而无须另设扣B电路。另外移位四位寄存器起到延时四位时钟周期的作用，以使所检测出的V脉冲与信号流中的V脉冲位置对齐，保证清零的准确性，其模型如图9所示。