2.1 捕获
为了让跟踪环路正常跟踪信号，必须先通过调整本地载波和伪码使得他们与接收到的载波和伪码粗略对准，这就是捕获。粗略对准的原则是捕获后的本地载波和信号载波频差在载波跟踪环的跟踪范围内，本地码和信号码的相差在码跟踪环的跟踪范围内。因此捕获就是一个在时域和频域的二维搜索过程。
信号的捕获采用最简单的单积分滑动相关的方法，原理如图 3所示。为了提高捕获速度和精度，频率的搜索采用大步进和小步进结合的方法。即先用大步进粗略捕获，然后在捕获到的频点上进行小步进精确调整。

2.2 跟踪
图 2中的跟踪通道、DSP接口、DSP内的鉴频器、鉴相器和滤波器组成了完整的跟踪环路。 整个跟踪环路的原理框图如图4所示。图中的乘法器和积分器实际上是组成了一个相关器。载波NCO 和码 NCO分别产生本地载波和本地伪码时钟。码发生器产生本地超前路（ Eearly），当前路（ Prompt）和滞后路（Late）伪码。FPGA在每次相关累加结束后向 DSP发出中断请求，送出超前、滞后和当前路各自的相关累加值。DSP响应中断，用超前和滞后路的相关值进行伪码相位的鉴别，当前路相关值用于载波的鉴频和鉴相。提取出的伪码、载波误差信号经过适当的滤波器后转换成相应的频率控制字，反馈到 FPGA调整载波 NCO和码 NCO，完成码跟踪和载波跟踪环路的闭环，从而对接收信号进行跟踪。

图 5为用设计的程序捕获跟踪 GPS的 PRN01卫星得到的 I/Q两路相关峰值。
 

3 结论
虽然该平台采用了双 FPGA加双 DSP的四核设计，但是四个主处理器之间可以互相通信，因此当验证高性能接收机而需要大量的硬件资源时，可以将两片 FPGA合而为一作为一片 FPGA使用。如将图 2中的捕获模块和其他模块放在不同的 FPGA内实现。而当验证兼容接收机或者双频点接收机时，又可以将平台一分为二，当成两个基于 FPGA＋DSP的硬件平台，而且两个平台之间还可以通过数据交互建立联系。