将图4(a)与图3进行比较后就可以发现，图3中的DA查找表由16个输入变量的同一位进行寻址，而图4(a)中的DA查找表的寻址是由16个输入变量的连续两位进行的，即寻址的位数由16位变成了32位。这样，查找表的内容也需要相应的改变；而且完成一次运算也由原来的B个时钟周期变成了需要B/2+1个时钟周期。
　　下面介绍一种更易于理解的串并行混合设计方法。
　　将式(5)改写成如下形式：

　　
　　从式(9)得到流程图如图4(b)所示。
　　实现过程中应该注意DA查找表的内容，累加之前要乘2-1，注意进位等。
　　从以上给出的两种串并行结合的设计方法可以看到，只要将式(5)进行适当的变换，还有其它的硬件实现方法，这里就不一一叙述了。
　　下面给出在K＝8、B＝16的情况下，不同的DA查找表所占用的资源。Xilinx公司的XC4000系列FPGA的一个CLB可以实现32×1大小的RAM，在图4(a)中所描述的DA查找表占用2,048个CLB，而在图4(b)中所描述的两个DA查找表只占用256个CLB。用一片XC4025即可完成后者，其数据率可达到16MHz。

　　综上所述，由于分布式运算单元的应用，改变了传统的设计观念，为基于FPGA的DSP设计提出了新的思路，必将在高速的FIR滤波器设计、高速FFT设计中得到广泛的应用。随着FPGA集成规模的不断提高(Xilinx公司Virtex系列已经达到了百万门级)，许多复杂的数学运算已经可以由FPGA来实现，单片FPGA实现系统的设想即将变为现实。