3 仿真结果
    CPLD设计完成后，用Max+Plus II软件编译和仿真，波形如图3所示。由图3可知，CPLD工作时，先启动控制模块，它对模数转换的一次控制由四个状态组成。在状态S0，选定ADC0804，为模数转换做准备；在状态S1，使ADC0804进行转换，当CPLD的INTR信号端由高电平转为低电平时，模数转换结束进入下一状态S2，为读取转换结果做准备；在状态S3，CPLD读取模数转换结果。接着，CPLD的计算模块工作，求出二进制模数转换数据的12位BCD码。最后启动显示驱动模块，用数码管显示有两位小数的数字电压值。例如，模数转换结果即CPLD的输入信号Din[7．．0]若为68H，则输出电压Dout[11．．0]是2．08 V，Din[7．．0]为70H时，输出电压Dout[11．．0]是2．24 V，符合设计要求。

4 结 语
    本文数字电压表的功能由VHDL程序决定，用Max+Plus II软件编译、仿真和逻辑综合后，下载到CPLD芯片EPF10K10LC84-4。CPLD工作主频为100 MHz，逻辑综合占用了174个逻辑单元，资源利用率为30％。本文所设计的数字电压表电路板已通过硬件测试，能测量和显示0～5 V的弱电压信号，准确度为0．02 V，并已在我校EDA工程实训中心测试成功。保持CPLD芯片不变，将输入信号改为温度信号、湿度等信号分别测试时，均能显示相应的数字值，因此，基于这种设计方法的数字电子系统具有很强的灵活性。