本设计选用MAXIM公司点对点LVDS串行/解串器芯片MAX9247/MAX9218实现数据收发。

　　在MAX9218接收端，需要进行数据格式转换,将串行数据源变成并行格式供FPGA处理，同样在图像数据链路终端发送方MAX9247对输入的图像数据也有特定的时序要求，涉及到数据位和控制位的交替传输,需要由FPGA完成数据格式的转换, 并产生相应的控制信号DE_IN。

　　可编程器件FPGA选用Xilinx公司Virtex-4系列XC4VLX25。实现的功能主要是：根据输入的行帧同步，采图像同步和图像选择信号来实现图像数据的接收，并缓存到FPGA内部的接收RxFIFO中，进行帧头帧尾识别、时序转换，控制信号的生成，并且根据自定义的通讯协议，从数据流中分解出数据帧，同时将原始图像数据和状态数据打包到同一帧数据包中，输出至数据链路终端。

　　图像数据链路层

　　由图3数据的流向来分析，从LVDS接口板输出的串行图像数据由14个数据位(数字图像数据为D0--D13，低位在前高位在后)、帧同步、行同步、时钟同步、图像选择信号、采图同步信号组成。图像数据同步时钟采用7.375MHz，DE_IN由图像的帧同步信号产生，帧、行同步均为高电平有效，图像选择信号用来区分红外和可见光图像，红外图像为256×320b，可见光图像为512×512b，19位图像数据信号经过MAX9218解串后的数据和控制位接入FPGA。

　　FPGA设计时，针对红外和可见光两种不同类型的图像数据进行采集传输，设置一个模式寄存器ModeReg来实现图像选择，可以填0或1，用来区分红外和可见光，当采集可见光时，每输出一帧有效图像数据，需输出两个帧信号，第一帧内(A帧)只输出采图同步信号，不输出图像数据、行信号等，第二帧(B帧)中不输出采图同步信号，只输出图像数据、行信号等;当采集红外图像时，只需输出一帧，图像选择信号在第一个帧信号的下降沿跳变，至第二个帧信号下降沿有效，高电平表示红外图像，低电平表示可见光图像。具体时序参考图3。

　　经过FPGA组帧完成的帧数据同时要转发到终端数据链路和外部帧存储器中，供后续设备调用。为了实现后续设备提取图像信息时的实时性，外部存储模块采用由乒乓开关控制的两个片外帧存储器，应用FPGA实现双帧存交替切换，将图像数据存储在两个独立的FIFO中，FIFO采用IDT公司的IDT72V2103，此器件快速的存取允许图像实时存储转发。在FPGA的控制下,FIFO空间的一帧数据送出后，然后开始将FIFO1 空间的数据送出，同时又向FIFO中写入下一帧数据，这样可以保证后续图像处理设备不间断的提取图像数据，以实现快速处理，提高工作效率。