NiosⅡ软核系统的定制

　　根据图2所构建的硬件平台，利用SoPC Builder定制32位NiosⅡ CPU以及参数化的Avalon接口总线，然后再通过适当增添平台中所需的元件核，以适应NiosⅡ系统功能的需求，生成如图3所示的基本定制

        数据显示模块的设计

　　在Nios II系统中，VGA是一个外设IP核设计中最重要的部分是VGA时序的产生，它是正常输出显示的关键，包含在VGA控制器中VGA控制器是用SoPC Builder中的interface to user logic生成的，首先用硬件描述语言定义一个时序输出和RGB信号输出模块，点时钟25.175MHz由开发板提供的时钟经锁相环分频产生锁相环是通过MegWizard工具加入系统的该模块实现了VGA输出所需的点时钟、复合同步控制信号、复合消隐控制信号、行同步和场同步信号；同时也完成了从寄存器内读取输出显示命令及颜色值其中点时钟、复合同步控制信号、复合消隐控制信号和RGB数字信号输入给ADV7123，行同步、场同步和由ADV7123转换输出的RGB模拟信号输入给VGA显示器另外，还要用硬件描述语言实现对寄存器的读写，以使VGA控制器端口符合Avalon接口规范

        用HDL语言编写了VGA模块的时序控制及RGB信号的输出程序，其时序仿真结果如图5所示

　　数据存储模块的设计

　　本设计所用的开发板上提供了丰富的存储资源，包括8MB的SDRAM、512KB的SRAM、4MB的Flash，另外还有SD卡接口，通用的GPIO接口也可以方便地连接片外扩展的存储芯片

　　本文主要设计了以Nios II软核处理器为核心的数据处理平台在以后的设计中，可以进一步研究数据处理的算法，包括信号的数字滤波、参数的数值计算等

　　基于极其灵活的Nios II处理器的数据处理平台可以根据不同医院、社区和家庭的需要通过选择不同的前端数据采集模块和相应的数据处理算法进行快速的配置和升级同时可以通过网络连接实现远程医疗和信息共享在现代医疗仪器的设计中采用现场可编程门阵列实现，将显著缩短开发周期，减少设计风险，降低成本，提高产品的可靠性、灵活性，并实现模块化、微型化