摘要：由于非线性调频(NLFM)信号固有的距离旁瓣较低而无需加权处理，避免失配损失而倍受关注。介绍一种基于直接数字频率合成(DDS)的非线性调频信号的硬件系统结构和软件设计方法。该设计主要通过控制DDS器件AD9854，采用折线型逼近方式产生非线性调频信号。实验证明该设计满足要求。
关键词：非线性调频(NLFM)；直接数字合成(DDS)；AD9854；旁瓣抑制

1 引言
    虽然线性调频信号在提高雷达性能方面已经展现了显著的优势，但其脉冲压缩时会有较高的旁瓣，不便于邻近弱目标的检测。若采用失配加窗的方法抑制距离旁瓣，又会引起信噪比损失，降低雷达的距离分辨力。非线性调频信号因其固有的距离旁瓣较低，无需加权就可获得很高的主旁瓣比、较窄的主瓣宽度和良好的多普勒响应能力。另外，从雷达信号的低截获概率方面考虑，由于时宽带宽的平方根与截获因子成反比，脉冲压缩信号也是实现雷达低截获概率的主要技术措施之一，所以研究产生非线性调频信号具有重要的现实意义。采用现今流行的DDS器件(AD9854)，做为主控制器件通过分段线性折线逼近法硬件，产生非线性调频信号。

2 基本原理
2．1 S型调频函数设计
    非线性调频函数设计主要是S型调频函数的设计，其产生的主要方法是基于各种窗函数进行波形设计，常用的窗函数有海明窗(Hamming)、汉宁窗(Hanning)、余弦4次方窗，布莱克曼(Blackman)窗等，这里采用海明窗设计。
    利用相位逗留原理，海明窗的窗函数可得到信号的群延时为：

   
式中，k为常数，且满足为信号调频带宽。
    式(1)求反函数，得到信号的调频函数f(t)=T-1(f)，因而相位函数为：

    
    实际上，很难将式(1)的反函数写成解析形式，而只能得到其数值反函数，这样式(2)的连续积分变为数值积分，故非线性调频信号的产生则基于数值方法实现。
    设置信号的各参数：时宽τ=20μs，带宽B=4 M，采样频率fS=2B，2(f)=0．54+0．46cos(2πf／B)，然后对信号脉压仿真，图1给出非线性调频信号不加窗和加窗后的脉压效果对经，可看出，非线性调频NLFM的脉压具有良好的旁瓣抑制，加窗后的脉压只比不加窗减少了约9 dB。

2．2 DDS原理
    图2为DDS的基本原理框图，它主要由标准参考频率源、相位累加器、波形存储器、数模转换器等组成。其中，参考频率源是一个高稳定的晶体振荡器，其输出信号用于DDS中各部件同步工作。DDS作为一种频率合成器，应用取样原理。即以较高的参考频率作为取样时钟，在时钟的每个周期内，希望输出得到频率波形取样值。输出取样值的大小由相位累加器输出的相位决定，而输出波形的频率由送入DDS的频率控制字FTW决定。

3 硬件结构设计及软件实现
3．1 AD9854简介
    AD9854数字合成器是采用先进的DDS技术，并有2个内部高速、高性能的正交D／A转换器实现数字可编程的I和Q路合成器功能。当AD9854作为精确的时钟源时，它能产生高稳定度，频率、相位、幅度均可编程的正弦和余弦输出且能用作一个灵活的本振，应用通信、雷达等领域。AD9854的高速DDS内核提供了48位的频率分辨率(当SYSCLK为300 MHz时，调节分辨率1Hz)，相位截断到17位，保证良好的SFDR。AD9854的电路结构允许产生频率达到150 MHz的正交输出信号，它能在高达100 MHz／s更新频率下进行数字调节。
3．2 硬件设计方案
    信号产生系统硬件主要有AD9854，ADSP21065L，带通滤波器，FPGA噪声产生电路，DDS输出中频信号增益控制，噪声信号相加电路，以及相关的时钟，电源，FPGA控制等功能单元。DDS模块主要由AD9854，ADSP21065L和相应的FPGA控制逻辑构成。ADSP21065L根据FPGA的控制时序来设置DDS的工作方式和控制字。图3为信号产生系统的硬件逻辑框图。