具体模块功能说明：
    (1)DDS控制模块 ADSP21065L外部输入20 MHz时钟，最高工作在60 MHz，主要控制AD9854，向AD9854写控制字，中断输入IRQ0～IRQ2接FPGA，外部采用上拉电平。其中，一个作为雷达的重频周期信号，一个作为雷达波形的时序信号，而另一个保留。Flag0～Flag11是双向输入引脚，主要为AD9854产生3个控制信号，也可作为外部的输入控制信号，要求外部可控。ADSP-21065L的外部供电电源为3．3 V，采用板上(REG1117)直流变换器实现。ADSP21065L的加载采用EPROM(27C512)方式，用JTAG调试。FPGA采用Cyclone系列的EP1C3T144，主要产生各种控制信号和时序信号。FPGA的输出信号有：输出 1路复位信号到DSP和AD9854，AD9854的控制信号CS、WR、UPCLK和F／B／H。20 MHz的DSP时钟信号和40 MHz的AD9854时钟信号。
    (2)DDS信号产生模块 DDS AD9854的最高工作频率是300 MHz，它主要接收ADSP-21065L的控制字，产生脉冲雷达波形。当外部输入40 MHz时，内部频率倍增器设置其工作频率为200 MHz。其工作电压3．3 V，也可由外部输入的直流电源经过本板的两片REG1117型DC-DC变换器变换得到。AD9854有5种可编程的工作模式，选择一种模式需要编程控制寄存器(并行地址1FH)中的mode0，mode1，mode2。5种可编程的工作模式为：单音调(模式000)；非斜升的FSK(模式001)；斜升FSK(模式010)；线性调频脉冲(模式011)；相位编码(模式100)。对于NLFM信号，采用线性调频折线逼近式实现，如图4所示。因此，将调频区域分为几段，每段用不同的线性调频逼近，即第一段更新频率字，后面每段起更新频率增量字，时间增量字就能实现折线型NLFM信号。

    (3)电源模块 该信号产生模块的输入电源具有+5 V和-5 V，需要产生3.3 V，1．5 V，利用5片REG1117实现。其中1片为DSP，2片为AD9854，2片分别为FPGA产生3．3 V和1．5 V。若其余的I／O设备也需使用3.3 V，则与FPGA共用。
3．3 软件实现方法
    在确定线性调频LFM信号或非线性调频NLFM信号的时频曲线后，根据信号的形式及附带参数，设置并实时控制DDS等硬件产生所需的调频信号。通过分析可知AD9854具有线性调频产生模式，所以只需设置线性调频信号的其模式控制字、频率控制字、频率增量字、时间增量字，并在适当的时间停止输出，就可得到所需时宽的LFM信号。但对于NLFM，需要对其调频函数进行分段、逼近才能得到。常用的方法有阶梯形逼近和折线形逼近两种。在同样采样间隔条件下，折线形逼近的误差要小的多，因为根据曲线多项式展开拟合理论分析，折线形逼近的误差是二次项以上的成分，而阶梯形逼近的误差是一次项以上的成分。并且对于要产生的反S型NLFM信号，中间一段接近线性调频，所以只需对其两端细化处理，而中间部分线性处理，这样在尽可能少的分段情况下得到高精度的NLFM信号，减少频繁更新DDS控制字而带来的更新延时。图5为理想信号脉压和近似信号脉压的对比。

4 结语
    实验结果表明，近似后的信号主旁瓣比只降低5 dB，完全可达到所需的性能指标。从器件的选取考虑，由于AD9854为并行数据操作，其速度远远高于串行操作，实现了更高频率变化的NLFM信号，同时，该器件具有48位的相位累加器字长，频率分辨率可达7．2x10-7Hz，这是传统频率合成技术所难以实现的。