·上一文章：发射应用中多个高速、复用DAC的同步
·下一文章：滤波器的设计优化及Matlab实现
现代通信系统创新设计主要表现在直接变频和高中频架构，全数字接收机的设计目标要求模数转换器(ADC)以更高的采样率提供更高的分辨率(扩大系统的动态范围)。在新兴的3G和4G数字无线通信系统中，无杂散动态范围(SFDR)和线性度都需要高性能的ADC来保证。幸运的是，在接收信号链路中，ADC的前级增益电路— 缓冲放大器 的性能在最近几年得到了极大提高，有助于ADC确保满足现代无线通信系统的带宽和失真要求。但是，缓冲放大器和ADC之间的匹配要求非常严格，深刻理解缓冲放大器对ADC性能指标的影响非常重要。
长期以来，得到无线通信系统设计工程师认可的理想数字接收机的信号链路是：天线、滤波器、低噪声放大器(LNA)、ADC、数字解调和信号处理电路。虽然实现这个理想的数字接收机架构还要若干年的时间，但用于射频前端的ADC的性能越来越高，通信接收机正逐渐消除频率变换电路。从发展趋势看，接收机的一些中间处理级会被逐步消除掉，但ADC前端的缓冲放大级却是接收机中相当重要的环节，它是保证ADC达到预期指标的关键。信号链路的缓冲放大器是包括混频器、滤波器及其它放大器的功能模块的一部分，它必须作为一个独
定义动态范围
接收灵敏度是系统动态范围的一部分，它定义为能够使接收机成功恢复发射信息的最小接收信号电平，动态范围的上限是系统可以处理的最大信号，通常由三阶截点(IP3)决定，对应于接收机前端出现过载或饱和而进入限幅状态的工作点。当然，动态范围也需要折衷考虑，较高的灵敏度要求低噪声系数和高增益。然而，具有30dB或者更高增益、噪声系数低于2dB的LNA其三阶截点会受到限制，常常只有+10到+15dBm。由此可见，高灵敏度的放大器有可能在接收前端信号处理链路中成为阻塞强信号的瓶颈。在接收机的前端加入ADC后，对动态范围的折衷处理变得更加复杂。引入具有数字控制的新型线性放大器作为缓冲器，能够在扩展动态范围的同时提高接收机的整体性能。
为了理解缓冲放大器在 高速ADC 中的作用，我们需要了解一下每个部件的基本参数及其对接收机性能的影响。传统的接收机前端一般采用多级变频，将来自天线的高频信号解调到中频，然后再作进一步处理。通常，信号链路会将射频输入转换到第一中频的70MHz或140MHz，然后再转换到第二中频的10MHz，甚至进一步转换至第三中频的455kHz。这种多级变频的超外差接收机架构的应用仍然很广泛，但考虑到现代通信系统所面临的降低成本、缩小尺寸的压力，设计工程师不得不尽一切可能去除中间变频电路。长期以来，军品设计工程师也一直都在探索实现全数字化接收机的解决方案，用ADC直接数字化来自天线和滤波器组的射频信号。
近几年，ADC的性能指标得到了飞速提高，但还没有达到可以支持全数字化军用接收机的水平。尽管如此，商用接收机的设计已经从三级或更多级的变频架构简化到一次变频架构。减少频率变换级意味着ADC输入将是较高中频的信号，需要ADC和缓冲放大器具有更宽的频带。对ADC分辨率的要求取决于具体的接收机，对于一些军用设备，例如有源接收机，10位分辨率即可满足要求。对于当前和正在兴起的商用通信接收机，比如3G、4G蜂窝系统，为了降低经过复杂的相位和幅度调制的波形的量化误差，需要ADC具有更高的分辨率。对于多载波接收机，通常需要14位甚至更高的分辨率，同时也要足够的带宽来处理整个中频频带的信号。
如果一个接收机架构已具备高速、高分辨率ADC，那么关系到灵敏度和动态范围的其它关键参数是什么呢？ADC常用SFDR作为其关键指标，SFDR定义为输入信号的基波幅度与指定频谱内最大失真分量均方根的比。如输入电压幅度超出了所允许的最大值，采样输出波形将出现削波和失真。当输入信号低于推荐的最小输入值时，则不能有效利用ADC的分辨率，一个14位的ADC可能仅仅表现出了10位或12位器件的性能。
对于一个既定ADC，正弦波的最大输入电压(Vmax)可以由下式计算：
2Vmax = 2bQ 或 Vmax= 2 b-1 Q
其中，b是ADC的分辨率，Q是每位量化电平的电压。
对应于最大电压的正弦波功率是：
Pmax = V2max/2 = [2 2(b-1)Q2]/2 = 22bQ2/8
最小电压是对应1 LSB的幅度，可以由下式计算：
2Vmin=Q
对应功率为：
Pmin= V2min/2= Q2/8
动态范围(DR)可以简单地由下式计算：
DR = Pmax/Pmin= 22b
或采用对数形式表示：
DR = 20log(Pmax/Pmin) = 20blog(2) = 6b(dB)
