使用ISE软件的XST工具综合，选择设备为Xilinx公司Virtex5系列的XC5VFX100T(speed-2)。其资源占用情况如表3，其中Xilinx公司的乘加硬件设备DSP48E用于算法中的乘法运算及加法运算[6]。

    可以对比δ=10-4，β=0，1，2，3四种实现方式的硬件开销，如表4。

    由表4可以看出，虽然多项式次数为0时使用寄存器（Registers）和查找表（LUTs）最少，且乘法和加法次数（DSP48Es）为0，但由于其使用了24×40 960 ROM，占用存储面积较大；而一次多项式拟合虽然所占用查找表(LUTs)一项相对较多，但综合考虑，其他资源占用都比较均衡。其整体的资源开销要好于其他方案。
    log-add算法单元作为高斯混合概率模型FPGA实现的基本算法单元，能够简化运算、提高运算效率。在系统精度要求10-4的情况下，采用一次多项式拟合能够有效地节省硬件开销，实现简单快速log-add算法单元，为大规模实时处理多路语音数据提供了重要保证。
参考文献
[1] Douglas A.Reynolds，THOMAS E.Quatieri，Robert B.Dunn. Speaker verifICation using adapted gaussian mixture models[J].Digital Signal Processing，2000(10).
[2] Kazuo Miura，Hiroki Noguchi，Hiroshi Kawaguchi，et al.A  low memory bandwidth gaussian mixture model(GMM)  processor for 20，000-word real-time speech recognition FPGA system[J].ICECE Technology，2008.FPT.2008.
[3] MELNIKOFF S J，FQUIGLEY S.Implementing the Log-add  Algorithm in Hardware[J].EleCTRonics Letters，2003.
[4] LEE B R，BURGESS N.A pallrallel Look-up logarithmic number system addition subtraction scheme for FPGA[J]. Proc.FPT，2003.
[5] 李炜，沈绪榜.对数数值系统的研究[J].微电子学与计算机，2004.
[6] 胡彬.Xilinx ISE Design Suite 10.x FPGA开发指南—逻辑设计篇[M].北京：人民邮电出版社，2008.

上一页  [1] [2] [3]