图5为单元电路计数状态仿真结果。rst为系统复位信号，start为计数起始信号，stop为计数停止信号，cnt_clk为计数时钟，shifted_clk为移相时钟，state为状态机状态码，shift_reg为多功能移位寄存器并行输入端口，q为线性反馈移位寄存器输出。在计数状态下，当stop产生正脉冲时，LFSR停止计数，多功能移位寄存器并行输入锁存器1与锁存器2输出的时钟逻辑电平，记录时钟状态。图6为单元电路数据读出状态仿真时序图，rd_out为读出引脚，在读出时钟作用下，数据从移位寄存器中依次移出。

2.2 硬件测试
    时间数字转换阵列在Cyclone II EP2C15芯片实现，系统外部时钟50 MHz。由函数发生器提供频率为F的脉冲信号，信号上升沿作为系统的起始信号，下降沿作为系统的停止信号，测得在不同频率下的时钟分辨率。测试数据表明时间分辨率的算术平均值为1.73 ns。
    通过仿真与硬件测试表明，本设计能够准确进行时间数字转换，各项功能均达到预期要求。以低密度低成本的ALTEra Cyclone II EP2C15作为目标芯片的综合报告显示，单元电路占用FPGA逻辑资源约为0.375%，具有极低的资源占用率。本设计时间分辨率最高可达1.73 ns，并且实现原理简单，具有可行性。
参考文献
[1] NUTT R.Digital Time Interval meter[J].The Review of ScientifIC Instruments，1968，39(9).
[2] STEVENS A E，R P Van Berg，J.Van der Spiegel，et al.A  time-to-voltage converter and analog memory for colliding beam detectors[J].IEEE J. Solid-State Circuits.1989，24(12)：1748-1752
[3] 许春香，时伟，黄传金，等．基于FPGA的高精度时间数字转换电路设计[J]．微计算机信息，2009，25(1)：208-210.
[4] HELAL B M，STRAAYER M Z，GU YEON WEI，et al.A  low jitter 1.6 GHz multiplying DLL utilizing a scrambling  time-to-digital converter and digital correlation[J].VLSI Circuits，2007 IEEE Symposium on.166-167.
[5] IT Wantanabe，Y Makino，Y Ohtsuka．A CMOS time-to-digital converter LSl with half-nanosecond resolution using  a ring gate delay line[J]．IEICE Trans．EleCTRon，1993，E76-c(12)：31-4.
[6] 福源，杨玉叶．高分辨率时间数字转换电路的PLD实现叨[J]．设计与开发，2006，3l(6)：452-453.
[7] SAASKI O，TANIGUCHI T，OHSAKA T K，et al.1.2 GHz GaAs shift register IC for dead-time-less TDC application[J].IEEE Trans.Nucl.Sci.1989，36(2)：512-516.
[8] RAHKONEN T，KOSTAMOVAARA J.The use of stabilized CMOS delay line for the digitization of short time intervals [J].IEEE Solid-State Circuits，1993，28(8)：887-894.
[9] GOBRICS M S，KELLY J，ROBERTS K M，et al.A high resolution multihit time to digital converter integrated circuit [J].IEEE Trans.Nucl.Sci.1997，44(6)：379-384.
[10] LJUSLIN C，CHRISTIANSEN J，MARCHIORO A，et al.An integrated 16-channel CMOS time to digital converter[J]. IEEE Trans.Nucl.Sci.1994，41(8)：104-108.
[11] CHRISTIANSEN J.An integrated CMOS 0.15 ns digital timing generator for TDC’s and cLOCk distribution systEMS[J].IEEE Trans.Nucl.Sci.1995,42（8）：753-757.
[12] GRAY C T，LIU W，W A M Van Niije，et al.A sampling technique and its CMOS implementation with 1 Gb/s bandwidth and 25 ps resolution[J].IEEE J.Solid-State Circuits，1994，29(5)：340-349.
[13] HATFIELD J V，HICKS P J，GOLDFINCH J.A ‘when  and where’ charged-particle sensing system[J].Sens.Actuators.1997.A61.356-360.
[14] 江晓山，盛华义．基于FPGA的时间测量方法的初步研究[J]．核电子与探测技术，2004，24(5)：44l-442.

上一页  [1] [2] [3]