·上一文章：单片机在车载酒精探测系统中的作用
·下一文章：DirectFB在嵌入式远程桌面控制系统中的应用
对于本系统，码元速率为25.92 Mbaud，滚降系数选取为0.5，抽头个数取N=16，抽头系数精度取10 b，输入数据为4 b，输出精度取9 b。仿真结果如图2所示。
从图2可以看出：码元速率为25.92 Mbaud的基带信号经成形滤波后，频谱被限制在20 MHz范围内。
3.2 正交调制器的设计
本实验装置主要由波形产生电路以及正交调制电路两个模块组成。硬件方面主要使用了单片机和FPGA两种可编程的器件联合实现的，单片机处理开关扫描和显示电路，FPGA实现波形产生与输出选择，具有很大的灵活性和开放性。
本实验装置的单片机选用的是Atmel公司的单片机AT89C55WD，单片机的数据地址复用口P0全部与FPGA相连，此外地址的高三位线也与FPGA相连，这主要是为了让FPGA承担为单片机地址译码选通外设的作用。单片机的WR、RD和ALE也与FPGA相连，这是为了保证单片机与FPGA的通信时的时序问题。单片机的IO口P1口的8个I/O口全部接到开关上，使用独立式按键结构中的查询方式。按键输入低电平有效，上拉电阻保证按键断开时，I/O口为高电平。
本实验装置使用四只数码管作为显示，选用共阴电路。因单片机的I/O口有限，故使用串行移位寄存器74HC595串行连接以控制显示器的显示输出。在单片机只需要用三个I/O口分别与74HC595的14（SER）脚，11（SRCLK）脚和12（RCLK）脚。鉴于篇幅限制，只画了两片74HC595和LED，实现电路中是四片（74HC595的工作时序以及工作状态参见相关资料）。
经成形滤波后的两路基带信号分别对DDS（DirectDigital Synthesizer）产生的两路正交的载波进行调制，然后进行矢量相加形成调制信号输出。
DDS的基本原理是利用采样定理，利用查找表法产生波形。相位累加器是DDS系统的核心部分，每来一个时钟脉冲，累加器将频率控制字M与相位寄存器输出的累加相位数据相加，把相加后的结果送至相位寄存器的数据输入端；相位寄存器将累加器在上一个时钟作用后所产生的新相位数据反馈到累加器的输入端，以使累加器在下一个时钟的作用下继续与频率控制数据相加。当累加器累加满量时就会产生一次溢出，完成一个周期性的动作，这个周期就是DDS合成信号的一个频率周期，累加器的溢出频率就是DDS输出的信号频率。
用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址，这样就可以把存储在波形存储器内的波形抽样值经查找表查出，完成相位到幅值转换。ROM设计的关键问题是进行初始化，就是将正弦波的二进制幅度码按一定的格式输入到存储器初始化（。mif）文件，此文件可以C语言或者Matlab语言程序生成。
