·上一文章：基于最小能耗的无线传感器网络路由算法
·下一文章：短波宽带低压功率放大器的设计与实现
2．2 PXIE模块设计
2．2．1 PXIE的时钟电路设计
在PXIE规范中，对于时钟的频率稳定度要求是100 MHz±300 ppm，抖动(Cycle-to-Cycle)需要小于125 ps，占空比要求50％±5％以内。因此，系统中选用IDT公司的ICS874003-02作为100 MHz参考时钟的抖动衰减器。ICS874003-02是一款高性能的将差分时钟转换为LVDS电平时钟信号的时钟抖动衰减器，该元件可支持PXI Express系统，具有衰减或“清除”100 MHz PXIE输入时钟抖动，同时将其转换成250 MHz LVDS输出能力的时钟器件。ICS874003-02在芯片内部集成了一个高性能，低相噪的锁相环。锁相环的鉴相带宽为400 kHz，可以快速锁定时钟，减小抖动。该器件支持低于1 ps RMS极低相位噪声的基准时钟生成，满足基于PXIE的高速应用的严格的抖动要求。它的最大周期抖动为35 ps，占空比变化为50％±2％，完全可以满足PXIE对时钟的要求，其内部原理图如图6所示。
该系统设计中采用QA0／nQA0和QA1／nQA1两对差分输出时钟，并且将这两个输出分频器的分频系数设置为5，使输出时钟频率和输入时钟频率相同。
ICS874003-02提供独立的电源用以隔离内部锁相环产生的开关噪声，VDD，VDDA，以及VDDO抑必须单独通过过孔连接到电源层，并且在每个电源脚上都要加入旁路电容，为了获得最佳的时钟抖动特性，电源需要相互隔离。如图7所示，1个10 Ω的电阻以及1个10 μF和0．01 μF的旁路电容构成了一个电源滤波电路，连接到每个VDDA脚，10 Ω的电阻可以被磁珠所替代。
