2.2 CMD控制模块的设计

　　由于SD/MMC 卡的操作命令不一致，在模块中并没有对命令作译码，而是通过软件来设置命令的类型。单块（signalbLOCk data）读数据命令（CMD17），写数据命令（CMD24）；多块（multi-block data）读数据命令（CMD18），写数据命令（CMD25）等需要控制模块根据SD_CMD_INDEX 寄存器的内容来发布相应的命令，并作不同的状态转换。CMD 控制模块的状态转换图如图2 所示。

图2 CMD 控制模块的状态转换

　　2.3 DATA控制模块的设计

　　本模块主要功能是向卡发送数据和从卡读取数据，另外，针对SD 卡该模块可以通过DATA[3] 检测卡是否插入，通过DATA[2]发送读等待信号，通过DATA[1]接收卡送来的中断信号以及通过DATA[0]来检测卡是否处于忙状态。

　　APB 总线上还有其他一些功能模块，如SPI 接口控制器，CAMERA 控制器等，由于不能一直占有总线，在对卡进行读写的同时，来不及处理及时收到的数据或来不及获取新的发送数据，所以我们采取数据缓存，添加一个64 bytes的FIFO。

　　控制器对卡进行读操作时，需要先发送CMD9 命令，获得卡的CSD 寄存器数据，其中包含了卡的数据长度，卡存储容量，卡最大时钟速度等。控制器可以持续进行数据读取，直到向卡发送停止传输命令；或者读取指定个数的数据块。

　　读数据过程中，如果卡检测到错误，如超出范围，地址对齐错误等，卡会停止数据发送，停在sending－data 状态，控制器需要发送停止传输命令，此时，卡会将错误信息，通过响应返回给控制器。

　　控制器可以对卡持续进行写数据操作，直到向卡发送停止传输命令；或者指定个数的数据块写完。写数据过程中，如果卡检测到错误，如写保护，地址超出范围，地址对齐错误等，卡会停止数据的接收，停在Receiving-data 状态，控制器需要发送停止传输命令，此时卡会将错误信息，通过响应包返回给控制器。一个数据块写完后，卡需要一段时间将这块数据写到内部Flash 中，控制器需要查询卡的状态，等卡写完数据后，才能发送下一个命令。

　　2.4 CRC的算法设计

　　在CMD控制模块和DATA控制模块中均用到CRC校验。CMD控制模块中用的是CRC7，其公式是G（x） = x7 + x3 + 1。实现其算法的逻辑图如图3。

图3 CRC7 生成逻辑

　　在DATA 控制模块中用的是CRC16，其公式是G（x） = x16+ x12 +x5 +1。算法逻辑图同CRC7类试，这里我们不再赘述。

　　两种校验本质相同，后者精度更高，适应数据尤其是长数据的传输校验。

　　3 功能验证与综合

　　使用Mentor 公司的ModelSim 软件进行仿真，该软件许可在PC、Solaris、HP-UX 或Linux 平台上使用，支持VHDL或Verilog 硬件描述语言（HDL）仿真。它支持所有器件的行为级仿真和VHDL 或Verilog 仿真激励。

　　为了测试设计的正确性，编写了testbench 模块，其中包括一个用HDL 描述的SD 卡的原型（使得控制器能够对该卡进行操作），包括产生时钟信号，输出命令，读写的数据，产生的中断等。下面以测试SDMMC 读写寄存器，发送命令接收响应，4 线块数据（block data）传输等为例来说明：

　　当满足片选信号后，APB 总线对内部寄存器先进行配置，然后确定命令的发送，并附上CRC7 的校验码，最后接收响应和响应的CRC7 校验码。

　　对流传输，单块，多块数据等所有传输方式进行完仿真，利用目前业界最流行的综合工具：SYNOPSYS公司的DesignCompiler对其综合。经过对Script脚本约束的设定，通过DC将控制器的时序和面积进行优化，工作频率满足手机基带芯片频率125MHz（最高可到200以上），面积在3万门，比主流的4万门有所降低，节省了面积。

　　最后采用Xilinx公司的xc4vlx200-10ff1513芯片进行FPGA验证，测试结果表明该控制器可以对市面上主流SDMMC卡进行数据传输，符合整个SOC的要求。

　　4 结语

　　验证结束后，利用中芯国际的0.13um的工艺库对上面的设计进行封装制造，就实现了最新的SD1.0和MMC3.31协议，并将其嵌入到ASIC中，使得TD终端具有外部扩展存储性，节约用户开销。不仅如此，该控制器可作为一个成熟的IP核，移植到各种基于多媒体处理的ASIC芯片中去，其应用十分广泛。

　　作者创新点：该IP核的设计，为TD-SCDMA终端基带芯片以及类似手持SOC提供外接扩展存储卡的功能，且具有广泛的可靠移植性用于其他芯片中。

上一页  [1] [2]