预先设定一个LT3599 内部极限保护温度，当LT3599 芯片温度超过这个值时LT3599 输出给LED 灯的电流就自动降低，从而使芯片的温度慢慢降低。LT3599 内部设定给VREF的参考电压时1.227 V，VREF最大输出100 μA 电流。具体的电路设计如图6 所示，LT3599 内部最大控制节点的温度值与电阻R1、R2的选择对应关系如表1 所示。

　　

　　图6 用TSET管脚设计温度保护电路

　　表1 LT3599芯片内部最大节点控制温度与电阻R1、R2的对应关系

　　

　　3)欠压保护电路的设计：通过

　　

　　管脚设计欠压保护电路。为了避免电路在超低电压下工作导致出现不稳定状况，当此管脚电压低于1.4 V 时LT3599 会自锁。LT3599的关断电压和接通电压可分别通过式(3)和式(4)计算而得：

　　

　　当

　　

　　管脚电压低于1.4 V 或者VIN管脚电压低于2.7 V 时，欠压保护就会关闭整个LT3599 电路，避免电路工作在不稳定状态。具体的电路设计如图7 所示。

　　

　　图7 欠压自锁控制电路

　　4)FPGA 模块通过SS 管脚设计软启动开关锁，避免当电路由关断或自锁状态恢复正常工作时，受到较大的瞬时浪涌电流或过冲电压的影响。采用软启动来恢复工作时，电路的开关频率会自动降低，以保护电路免受大电流损坏。当VIN<2.7 V 或

　　

　　<1.4 V 时，LT3599 电路会立即自动全部关断，并通过SS 管脚设置了软启动锁， 防止电路误启动。只有当“VIN>2.7 V、

　　

　　>1.4 V、PWM>1 V、SS<0.25 V” 这4个条件同时具备后，由SS 管脚设置的软启动锁才会解开，此时内部输出11 μA 的电流来控制恢复过程中的电流和电压上升速率。上升速率的快慢与SS 管脚所接电容Css 容量大小有关，具体可由式(5)计算可知，其中Iss 典型值为11 μA。

　　通过SS 管脚设置软启动开关锁的控制时序图如图8 所示。

　　

　　图8 软开关控制启动时序图

　　2.3 FPGA 可编程控制模块的设计

　　FPGA 采用的是高速串行接口通讯， 和传统的并行接口相比，串行通讯能提供更大的带宽、更远的距离、更低的成本和更高的扩展能力。

　　在设计FPGA对LT3599 的控制功能时，充分利用其内部可进行灵活设计的特性。首先检测视屏驱动板输出给显示屏的视频信号，识别出非标准信号，必要时FPGA 内部产生标准视屏信号，然后对行场同步信号进行数字滤波、时钟锁相，解决因长距离传输导致信号出现衰减失真以及电磁干扰等现象，再将RGB 信号按照预定的曲线进行Gamma 和对比度调节。

　　在进行视屏信号检测时， 用板卡上的系统时钟对输入HS、VS 等信号的上升沿或下降沿进行计数，如果在设定时间内检测到边沿次数大于某一个限值则表示有信号输入，否则为无信号输入。这种方法输入信号的格式范围宽、可实现性强。

　　在进行Gamma、对比度调节时，FPGA 采用的是通过PC机查表方式，即对每一个输入给出一个确切的输出值，此值预先根据一定的算法计算好、使用C 语言程序编程设定，然后将相关数据加到FPGA 工程代码中。通过预先设定好的通信方式， 在需要进行调整时， 将要调整到的信息发送给FPGA，FPGA 根据设定好的等级选择输出不同的值， 以完成相应的调整功能。

　　数字滤波采用的是对FPGA 内部的电平调节的方式，因为HS、VS 等信号上出现的不正常电磁干扰信号一般脉宽很窄，而HS、VS、DE 的脉宽较宽，因此，只要能够消除非正常脉冲，就可以保证画面稳定正常显示。关于数字滤波解决EMC电磁干扰的时序图如图9 所示。

　　

　　图9 数字滤波时序图

　　2.4 LED 灯组

　　由于LED 的亮度是由通过其内部的电流决定的，因此进行LED 灯布局时， 一方面要考虑到整个液晶屏的亮度均匀性，另一方面要减小电路微小电压波动给LED 灯亮度带来的影响。对于普通中小尺寸的液晶屏，由于背光源大都用的是侧光式，LED 灯组可采用串联和并联相结合的方式。对于大尺寸液晶屏来说背光源一般采用直下式，为了提高亮度均匀性、减轻显示器重量，LED 灯组还可采用正三角阵列布局，能更好地实现对LED 灯的保护且提高亮度的均匀性。

　　3 结束语

　　本文所介绍的LED 背光驱动电路， 其电路效率可达90%以上。该电路设计上各相关参数都可以精确计算和控制，电路的保护措施齐全、控制效果好、抗干扰能力强，并且可以根据所需背光亮度和屏的大小灵活组合使用。经试验以及使用测试验证，是一款较理想的驱动控制电路。

上一页  [1] [2]