首 页文档资料下载资料维修视频包年699元
请登录  |  免费注册
当前位置:精通维修下载 > 文档资料 > 电子技术 > 传感与控制
基于VHDL/CPLD的I2C串行总线控制器设计及实现
来源:本站整理  作者:佚名  2010-06-20 10:46:26



  主机发完第一个字节后,数据传输方向的变化可能存在三种情况。(1)传输方向不变,如主机向从机写;(2)传输方向改变,如主机从从机读数据;(3)传输方向改变多次,如主机对从机进行多次读写。

  2 时钟同步与仲裁

  I2C总线在任何时刻只能有一个主机,当I2C总线同时有两个或更多的器件想成为主机时,就需要进行仲裁;时钟同步的目的就是为仲裁提供一个确定的时钟。时钟SCL的同步和仲裁通过“线与”来执行,SCL的低电平时间取决于低电平时间最长的主机,高电平时间取决于高电平时间最短的主机。

 仲裁过程在数据线SDA线上进行,当SCL为高电平时,如果SDA线上有主机发送低电平,则发送高电平的主机将关闭输出级。因为总线的状态和自身内部不一样,于是发送低电平的主机赢得仲裁。仲裁可以持续多个位,在实际通信过程中,仲裁的第一阶段比较地址位,如果多个主机寻址同一个从机,则继续比较数据位(主机是发送机)或响应位(主机是接收机)。由于I2C总线上的地址和数据由赢得总线的主机决定,因此仲裁过程中不会丢失信息。如果一个主机具有从机功能,则当它失去仲裁时,必须立即切换到从机状态,因为它可能正在被其他主机寻址。

  3 I2C总线控制器设计

  I2C总线控制器的主要作用是提供微控制器(μC)和I2C总线之间的接口,为两者之间的通信提供物理层协议的转换。在串行应用系统中,外围器件(如串行E2PROM、LCD、实时钟等)连接在I2C总线上,再通过I2C总线控制器和μC连起来。其典型的应用,如现在许多彩电的控制系统都基于I2C总线。为了使设计清晰明了,本文将控制器的设计分成两部分。一部分为微控制器(μC)接口,另一部分为I2C接口,如图2所示。

基于VHDL/CPLD的I2C串行总线控制器设计及实现

  μC接口部分主要包含状态寄存器(MBSR)、控制寄存器(MBCR)、地址寄存器(MADR)、数据寄存器(MBDR)和地址译码/总线接口模块。状态寄存器指示I2C总线控制器的当前状态,如传输是否完成、总线是否忙等信息。控制寄存器是μC控制I2C总线控制器的主要途径,通过置0/1完成I2C总线控制器使能、中断使能、主/从(Master/Slave)模式选择、产生起始位等操作。地址寄存器保存着I2C总线控制器作为从机时的地址。数据寄存器用于保存接收的数据或是待发送的数据。

I2C接口的核心是主状态机,它控制着整个I2C接口的运作。和I2C总线直接相连的模块有起始/停止位产生模块、I2C Header寄存器、I2C数据寄存器和仲裁及起始/停止位检测模块。当控制器是Master时,起始/停止位产生模块用于在I2C总线上产生起始位和停止位;I2C数据寄存器用于保存总线上传送的数据;仲裁及起始/停止位检测模块的作用是执行仲裁,并检测I2C总线上的起始/停止位,以便为主状态机提供输入。其他模块包括:I2C状态寄存器,用于记录I2C总线的状态;地址比较模块,用于比较总线上传送的地址和本机的从机地址是否一致,如果一致,说明其他主机正在寻址本控制器,控制器必须立即切换到从机状态,同时发出响应位。

  3.1 μC接口设计

  μC接口用于连接I2C接口电路和μC,主要实现两者之间的信号交互握手机制。设计时可以用VHDL提供的状态机来描述信号交互机制中的工作状态切换,如图3(a)所示。

  μC接口电路中使用的四组寄存器的地址是24位的,高16位为I2C总线控制器的基址(MBASE),占用μC的地址空间,低8位用于区别不同的寄存器。寄存器本身是8位的,图3(b1)为控制寄存器,图3(b2)为状态寄存器。图中示出了每一位的含义。

基于VHDL/CPLD的I2C串行总线控制器设计及实现

  3.2 I2C接口设计

  I2C接口用于连接μC接口电路和I2C总线,由两个状态机构成:一个是I2C接口主状态机,用于执行发送和接收操作;另一个为“SCL/SDA/ STOP 产生”状态机,当I2C总线控制器为主机时,这个状态机产生SCL/START/STOP信号。

上一页  [1] [2] [3] 

关键词:

文章评论评论内容只代表网友观点,与本站立场无关!

   评论摘要(共 0 条,得分 0 分,平均 0 分)
Copyright © 2007-2017 down.gzweix.Com. All Rights Reserved .
页面执行时间:146,609.40000 毫秒