传统的A/D、D/A转换器常采用单纯的电阻网络设计，其优点是对采样率要求不高。由于A/D转换器精度的提高,传统的转换器在深亚微米工艺下很难实现。Σ-ΔADC是一种基于由Inose和Yasuda在1962年提出的Σ-Δ噪声整形技术的过采样型A/D转换器，通过速度换取精度, 降低了对电路性能的要求, 是实现高精度ADC的一种有效方式[1]。由于Σ-Δ调制器具有的噪声整形作用，现代集成微加速度计越来越多采用Σ-Δ调制器来实现一个模数转换过程，实现数字信号输出是未来智能传感器必备的条件之一[2]。   
1 一阶Δ-Σ调制器的分析
    图1所示为一阶积分电路，在输入和反馈通道上加入增益环节，同时也避免了Δ-Σ调制器模型积分器饱和现象的发生。这里采用反相积分器，clk1与clk2为一对非重叠时钟脉冲，clk1d为clk1 delay时钟，Vcm为虚地。若不考虑反馈，在clk1时，采样电容C1上的电荷为Q1=C1×Vin，当clk2积分相到来时，积分电容C3上的电荷量是Q2=C3×(Vcm-Vout)。