1 引言
    随着数字信号处理技术的飞速发展，模数转换作为数字信号处理的前端，其重要作用日益凸显。采用DSP器件TMS320C6416T，结合A／D转换器THSl2082和SDRAMHY57V283220T实现高速通用数据采集存储系统，该系统可为数字信号处理提供数字化前端，充分发挥高性能DSP在数字信号处理上的优势，广泛应用于雷达、通信等领域。

2 器件简介
2．1 TMS320C6416T简介
    TMS320C6416T型DSP工作主频高达1 GHz，处理性能可达8 000 MI／s，片上存储器采用两级存储器结构，第一级存储器包括相互独立的程序和数据，只能用于CPU高速缓存访问；第二级存储器寻址空间为1 M字节，可以选择配置为SRAM或2级Cache。片内资源主要含有增强型直接存储器访问(EDMA)控制器、外部存储器接口(EMIF)、主机接口(HPI)、通用目标输入输出(GPI0)、多通道缓冲串行接口(McBSP)、中断选择器、定时器、节电逻辑等。
2．2 THSl2082简介
    THSl2082是TI公司的可编程、双通道、低功耗、内置FIF0的8 MS/s采样速率的12位并行高速A/D转换器，可与DSP实现无缝链接。THSl2082含有两路采样保持器，可同时对两路信号采样保持，并按顺序转换各通道的采样保持值。单通道最高采样频率可达8 MS/s。而同时采样两通道的模拟信号，其采样频率为4 MS／s。THSl2082内部功能框图如图1所示。

    THSl2082内置2个控制寄存器(CRl和CR0)，通过向内部控制寄存器写入特定的控制命令设定该器件的具体工作状态。输入引脚Dll／RAl和Dl0／RA0可作为内部控制寄存器的地址线，并用于选择控制寄存器CRO或CRl。内置16字FIF0可编程设定采集多次数据后南DATA_AV信号线中断CPU读取数据，减少CPU读取数据的巾断次数，提高系统的实时性。THSl2082可采用内部电压和外部电压供电，并由内部寄存器控制。

3 系统硬件设计
3．1 数据采集电路设计
    TMS320C6416T的外部存储器接口(EMIFA、EMIFB)可与外部元件无缝链接，片外设备(存储器或I／O)则通过外部存储器接口(EMIF)进行访问。其中EMIFB为16位存储器总线，分成4个空间，即BCEO～BCE3，每个存储空间可独立配置。本系统设计采用EMIFB的BCE2存储空间，最高工作频率为133 MHz，工作时钟来源为BECLKIN(外部输入时钟)、CPU时钟四分频(250 MHz)、CPU时钟六分频(167 MHz)。EMIFB接口信号如图2所示，其中BECLKOUTl时钟输出和EMIFB输入时钟的频率相同。BECLKOUT2输出时钟的频率为EMIFB输入时钟频率的1／2或114。BED[15：0]为16位数据总线，BEA[20：1]为20位外部地址总线。