---当兼容3.3伏的CMOS摄像机传感器三态其数据总线时，传感器的数据线路就与PCI AD总线进行直接、有效的连接。否则，在这一设计中需要数据转发器。在对传感器的LineValid信号进行判断时，该传感器只应该驱动数据线路。图4是27MHz的PCIclk与13.5MHz(或相似频率)HCLK的2:1逻辑关系图。

---只有在没有其他真正的PCI目标设备连接到PCI接口上时，该示例接口才发挥作用。否则，某些支持的类型需要通知接口逻辑响应即将到来的PCI处理。

---33MHz的PCIclk和8.25MHz(或相似频率)的HCLK的2:1逻辑关系如图5所示。

● 在2:1的情况中，当HCLK低时，传感器数据有效，并随HCLK的再次出现而作为下一个数据拍，下一个出现的PCIclk边缘就会捕捉数据。

---PCI处理必须在LineValid判断之前进行。PCI处理在LineValid变高时，一直由Trdy_b保持等待状态。由于5200的使能信号要求拒绝几次循环，在PCI处理结束时可能还需要额外的电路来关闭此电路。在这一过程中，人们可能会要求进行非摄像机的PCI处理(该接口逻辑绝不能响应)。

● 由于HCLK源自MPC5200 PWM，HCLK处理发生在PCIclk边缘后(根据设计，PCIclk应提前到达总线)。

● 当HCLK下降时，Trdy_b的判断要延迟一个PCIclk。

● 当HCLK升高时，Trdy_b也立刻升高。

● 在PCIclk边缘创建了PCI数据拍捕捉，然后，PCIclk边缘再创建不断上升的HCLK，因为像素在不断增加。

---控制传感器数据读取的BestComm任务非常灵活，能根据传感器的大小进行调节。在基于飞思卡尔CMOS传感器的本例中，传感器的分辨率为640×480像素，每像素10bit。在每一行后面，脉冲停止，BestComm任务会自动开始下一行的读取，直到完成整幅图片。这种方法具有很高的帧速率，每行的开销为15个时钟。

---传输640像素数据的开销为640个时钟，加上一行的开销15个时钟，则传输一行像素的总开销为655个时钟。每帧画面有480行，则所需的时钟为655×480=314400。如果采用33MHz的PCI时钟，则传输每帧画面需要9.52ms，即每秒可传输105帧。从这里可以看出，帧速率取决于时钟和传感器的分辨率。

---为完成一幅完整的图片而读取的脉冲的长度和行数，就是BestComm的参数，这些参数可以根据每种传感器的类型进行调整。采用接口实现的帧吞吐量比该应用的帧速率要高得多。限制因素是用于算法所需的计算能力，该算法与应用的关系非常紧密。