首 页文档资料下载资料维修视频包年699元
请登录  |  免费注册
当前位置:精通维修下载 > 文档资料 > 家电技术 > 单元电路介绍 > 其它电路
高性能FPGA中的高速SERDES接口
来源:本站整理  作者:佚名  2011-05-03 16:33:43



  流行的串行协议

  以太网( 1吉比特以太网和10吉比特以太网,或XAUI )和PCI Express是最流行的通信协议。这些协议的每一个都从并行总线接口发展成串行接口,以跟上日益增加的数据传输速率。这些流行的协议共享物理编码子层中的公共块。例如,它们都使用8b/10b编码。 8b/10b编码提供了非常好的直流平衡,最多5个全0或全1并有良好的跳变密度。这些都有助于提高传输的可靠性。如图2所示,在莱迪思的ECP2M和ECP3器件中的嵌入式ASIC模块包含了PMA和PMD以及PCS公共块,例如,链接同步块和8b/10b编码器/解码器。

LatticeECP3支持流行的串行协议

图2  LatticeECP3支持流行的串行协议

  Ethernet

  以太网是使用最广泛的通信协议。以太网的数据传输速率已经从10 Mbps发展至100 Mbps,又发展至1吉比特( 1000 Mbps ),继而又发展多吉比特范围: 10 Gbps 、 40 Gbps和100 Gbps。随着数据传输率的发展,链路已经从并行接口(MII、 GMII )发展到串行链路(GE、SGMII 、 XAUI等) 。

  LatticeECP3系列完全符合吉比特以太网和10吉比特以太网协议。该SERDES是符合针对1000 BASE-X吉比特以太网的IEEE 802.3z规范和针对10吉比特以太网XAUI 的IEEE 802.3-2005规范。如图2所示,LatticeECP3器件支持嵌入SERDES和其他块的以太网物理层,如链路同步、在器件中8b/10b编码/解码以及时钟容限补偿的ASIC模块。将莱迪思的GE/ SGMII PCS和MAC IP组合在一起时 ,LatticeECP3为用户提供了一个完全集成的、完全兼容吉比特以太网的解决方案。

  LatticeECP3 SERDES超过了由IEEE 802.3-2005规范针对XAUI定义的抖动规格。莱迪思的XAUI IP和10吉比特以太网MAC IP内核提供一个完全集成的,完全符合10吉比特以太网的平台。LatticeECP3是完全符合支持1吉比特和10吉比特以太网的业界最低成本的FPGA.

PCI Express

  PCI Express是下一代外围组件互连( PCI )标准。该PCI Express协议是为了解决日益增加的带宽需求,通过电缆或针对扩展卡的连接器插槽、提供一个可升级的、芯片之间点对点的串行连接,同时保持与传统的PCI在软件层相兼容。

  单个PCI Express串行链路是双单工连接,规定每个链路为2.5Gbps的速率(5Gbps或更高的速率,针对2.0版和以后的规范),可以构成x1、x2、x4、x8 , x12 , x16和x32链路宽度,以实现更大的带宽。串行实现是便宜的,可以进一步推动延伸长度、减轻共模噪声、关注现有源同步并行接口(如常规的PCI )的相偏 ,并减少需要连接通道的总数。LatticeECP3 SERDES完全符合PCI Express 1.1版的抖动规范。与莱迪思的PCI Express端点控制器IP相结合 ,为设计人员提供了一种低成本的PCI Express平台。

上一页  [1] [2] [3] [4]  下一页

关键词:

文章评论评论内容只代表网友观点,与本站立场无关!

   评论摘要(共 0 条,得分 0 分,平均 0 分)
Copyright © 2007-2017 down.gzweix.Com. All Rights Reserved .
页面执行时间:89,023.44000 毫秒