引言
串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统的带宽不断增加至多吉比特范围,并行接口已经被高速串行链接,或SERDES (串化器/ 解串器)所取代 。起初, SERDES是独立的ASSP或ASIC器件。在过去几年中已经看到有内置SERDES 的FPGA器件系列。这些器件对替代独立的SERDES器件很有吸引力。然而,这些基于SERDES的FPGA往往价格昂贵,因为它们是高端(因而更昂贵) FPGA器件系列的一部分。莱迪思半导体公司在这一领域一直是先驱者,已经推出了两款低成本带有SERDES的 FPGA器件系列,在2007年推出了LatticeECP2M,最近又推出了 LatticeECP3 。ECP2M和ECP3 FPGA为设计者提供了两全其美的产品:一种高性能、低成本具有内置高性能SERDES 的FPGA。这些器件为设计人员提供一个低成本综合平台,以满足他们设计下一代产品的需求。莱迪思还为客户提供了高性能具有SERDES的FPGA器件系列LatticeSC /M,芯片上拥有额外的ASIC IP。
莱迪思的SERDES设计超过了各种常用协议规定的严格的抖动和驱动需求。 LatticeECP2M和LatticeECP3的低成本、高性能带有SERDES功能的FPGA系列为用户设计下一代系统提供了一个很好的平台。器件的一些亮点如下:
SERDES结构
SERDES主要由物理介质相关( PMD)子层、物理媒介附加(PMA)子层和物理编码子层( PCS )所组成。PMD是负责串行信号传输的电气块。PMA负责串化/解串化,PCS负责数据流的编码/解码。在PCS的上面是上层功能。针对FPGA 的SERDES ,PCS提供了ASIC块和FPGA之间的接口边界。
图1 串行协议栈的功能划分