3 短波差分跳频信号发生器的实现
    本设计采用XILINX公司推出的型号为XC4VSX35-10FF66的FPGA开发板，利用XILINX公司提供的FPGA开发工具套件，使用Verilog和VHDL两种语言编写完成。
    数字频率合成子模块的8个数字频率合成器，每个数字频率合成单元生成8路不同频率的数字载波信号，共可生成64个不同频率的数字载波信号，G函数的频率控制字与差分跳频信号频率对照表如表3所示。

    图4为基于FPGA的短波差分跳频信号发生器软件仿真图，最下方的信号为输出的数字差分跳频信号，由仿真时间可以看出每经过200μs输出的差分跳频信号频率发生一次变化，即实现跳速为5000hop／s。图5为数字差分跳频信号经DA转换后变为模拟差分跳频信号的硬件测试结果，其中(a)为示波器显示图，(b)为频谱分析仪显示图。

4 结束语
    短波差分跳频通信系统为高速率短波传输提供了一种新的方法。差分跳频体制集调制、解调和跳频图案于一体，是一种特殊的调制解调方式，具有数字化程度高、极易实现高跳速和高数据率、抗跟踪干扰能力强等优点。本文在介绍差分跳频G函数算法原理基础之上，对短波差分跳频信号发生器进行了基于FPGA的整体系统优化设计，并分别在软件和硬件环境下进行了仿真与实现。

上一页  [1] [2] [3]