计算控制器用于控制滤波单元中移位寄存器移位，累加器的循环周期和计算输出，并控制移位寄存器的数据输入。

　　2 利用VerilogHDL语言实现以上功能

　　2.1 用VerilogHDL语言进行算法建模

　　计算机控制器的veril—ogHDL模型：

　　寄存器组中每个寄存器的位数为0，1，…，num一1。

上一页  [1] [2] [3] [4]  下一页