1．3．4 数字比较一组合逻辑控制
   
该模块将状态定时模块输出的时间与时间节点进行比较，从而确定电路处于22 s或者16 s的具体的某个状态。由表1可知，东西(I)或南北(J)的控制状态都有3个阶段的控制逻辑，分别对应3个时间段：1～3 s，4～6 s和大于6 s，因此，采用数字比较器进行比较，确定定时值小于4 s或大于6 s，方法如图7所示，采用4片7485数字比较器，两两级联，其中一个由状态定时模块的输出与4即二进制0100比较；另一个由状态定时模块的输出与6即二进制0110比较。

编写组合逻辑真值表，将状态信号S，两个数字比较器的输出Y1，Y2和1 Hz脉冲作为输入，各个灯的状态作为输出。从而根据逻辑关系得出对应时间电路的状态，控制红、黄、绿灯处于不同的状态。S判断电路处于22 s状态还是16 s状态，Y1，Y2区分东西、南北六个阶段状态，1 Hz脉冲实现绿灯闪烁。

   
2 电路的组构与调试
   
来用QuartusⅡ软件设计各个模块，并进行仿真。确认结果后，下载至FPGA实验板中，进行相应的硬件调试，调试结果与仿真结果相一致。图8为仿真波形，系统上电需要调整的过程，因此电路正常工作前重复了22s的状态。

上一页  [1] [2] [3]