经编译后，可生成如图5所示元件，元件名为QDPSK_PL，其中clk为系统时钟；start为同步信号，高电平有效；datain_a和datain_b分别两路输入信号；dataout_a和dataout_b分别两路输出信号，其波形仿真图如图6所示。由图6可以得到：当start为低电平时，两路输出信号都为0；当start信号为高电平时，对输入信号(datain_a)有：datain_a=011111111001，此时dataout_a=010101010001，对输入信号(datain_b)有：datain_b=011110111101，此时Dataout_b=010100101001，由此可以得出，元件QDSP_PL实现了由绝对码到相对码的变换。

2．3 四相载波发生器的实现
    由图3可知，四相载波发生器主要产生4种频率相同、相位互差π／2的载波信号。实现四相载波有很多种不同方法。可先由振荡电路产生一定频率的信号，再利用RC移相电路得到不同相位的波形；也可以利用NCO的Implementation项目设置启用相位调制功能，通过设置相位调制精度输出4种不同的相位。该系统利用QuartusⅡ5．2内部的PLL直接产生clk0和elk1两路频率相同、相位相差π／2的信号，再用2个非门分别对clk0和clk1取反，得到clk2和clk3。这样就可以实现四相载波发生器的功能，其原理图如图7所示，图8为输出波形仿真图。

    把上述各部分所生的symbol在QuartusⅡ5．2提供的BLOCkDiagram／SchematICFile中用Graphic Editor编辑连接起来，就形成了图1的虚线所示的部分，编译后进行整体模块仿真，经过器件编程，可将整体模块程序烧写到合适的FPGA芯片中，再配以相应的D／A器件及其他外围电路，调试后即完成设计。

3 结束语
    用FPGA来实现QDPSK信号发生器，电路简单，设计灵活，便于修改和调试，可靠性高。另外，Ahera公司的QuartusⅡ5.2应用软件具有较强大的开放性和综合性。它可以利用其他各种EDA资源以及先进的设计方法，使其功能更加完善和强大。它可以实现从简单的接口电路设计到复杂的状态机，甚至“Sys-temon Chip”。它的可编程特性带来了电路设计的灵活性，缩短了产品的“Time ToMarket”。
    本文作者创新点：基于PLL提出了一种QDPSK的FPGA实现方案，采用自顶向下的设计思想，将系统分成串／并变换器、差分编码器、逻辑选相电路、四相载波发生器等4大模块，用原理图输入、VHDL语言设计和调用PLL核相结合的多种设计方法，分别实现了各模块的具体设计，该方案极大地简化了系统的设计过程和难度，甚至可做到不需要编写任何程序实现QDPSK调制器的设计。

上一页  [1] [2] [3]