SC2005 芯片的内部结构方框图如图 3 所示。

SC2005 芯片主要包括以下几个部分：

1. 嵌入式 CPU

SC2005 芯片嵌入式 CPU 高性能微处理器兼容于MIPS EZ4102，内部包括：通用寄存器、系统控制处理器(CPO)、算术逻辑单元(ALU)和移位器。寄存器支持源操作数执行单元，并将处理结果存入旧的寄存器；CPO 处理包括中断在内的例外事件；ALU 完成算术与逻辑运算以及计算地址等操作；移位器主要完成移位操作。

CPU 总线接口用于 CPU 与其外围单元交换数据，它通过内部总线分别与 CPO、存储器管理单元(MMU)和总线接口单元(BIU)实现紧耦合连接，从而增强了 CPU的通用计算功能。柔性链接口用来与复用器单元相接，以增强 DSP 命令和应用的能力。EZ4102 则提供单个存储器接口代替指令和数据存储的接口。

2. 传输流解复用器

SC2005 芯片内的传输流解复用器具有如下特性：

（1）可接收速率达 90 Mbit/s 的串行传输流和13 Mbit/s 的并行传输流。

（2）可处理 30 个可编程的通用 PID、1 个音频 PID、1个视频 PID 和 6 个 ECMPID。

(3)32 个独立的数据滤波器，可用来作为 30 个可编程 PID 的有效负载上的普通条滤波器和 PES 滤波器。

(4)4 个独立的传输包头滤波器(滤波器的第二层)可用于 30 个可编程 PID，4 个独立的 PES 包头滤波器(滤波器的第三层，可用于 30 个可编程 PID。

(5)接合点上的 A/VPID 的自动检测和交换。

(6)具有 512 B 内部传输缓冲器，可用于音频和视频 PES 流。

(7)可管理 33 个支持 PID、条滤波器和适应场的周期缓冲器，为 8 个完整的传输包、条、PES 包和适应场提供通道滤波。

(8)可对出错、丢失包、中止进行检测和交换。

(9)可从传输数据中恢复节目时钟基准。

(10)处理传输包、PES 包或条数据解扰。

SC2005 芯片内的解复用器包括传输流解复用器和节目流解复用器。前者用来将多路单载波中的多套节目分解成只含有一套节目的节目流，后者用来将节目流分解成只含有音 / 视频和传输数据的基本码流。解复用器由信道接口、信道 FIFO、PID 处理器、PID 后处理器、内部音视频接口和节目时钟提取电路等组成。信道接口提供自动传输包同步字节检测及实现同步锁定／未锁定的具有可编程延迟时间的滞后机构。一旦建立同步，信道接口就通过信道 FIFO 将完整的传输包传输到 PID 处理器。信道接口还检查传输包的完整性，指示传输错误等。PID 处理器内包含 32 个寄存器和 1 个有 32 个入口(0～31)的 PID 表，入口 0～29 定义了通用 PID 表寄存器，入口 30 和 31 指示音频、视频PES 包 PID。

PID 处理器还包含 PID 滤波器和解扰器，PID 处理器将每个传输包中的 PID 值与编程在 PID 表中的 PID值进行比较，得到所选节目的音 / 视频 PES，将音 / 视频码流分解出来。解扰器用来对按 DVB 标准加扰的传输包、PES 包和传输数据进行解扰。DVB 解扰器将解扰的传输包送到 PID 后处理器，在那里进行传输包头滤波、PES 包头滤波、数据滤波和 ECM 滤波等处理。音 /视频接口在传输流解复用器和 A/V 解码器之间提供了一个内部接口。

3. MPEG- 2 解码器

SC2005 芯片内的 MPEG-2 解码器包括 I 总线接口、DMA 控制器、MPEG-2 A／V 解码器接口、视频解码器、音频解码器和音频 D／A 转换器等电路。

I 总线接口为 CPU 访问其他子系统中的寄存器提供接口，DMA 控制器用 DMA 方式在 MPEG-2A／V 解码器和 CPU SDRAM 之间传输数据。视频解码器为 MPEG-2 主类和主级解码器，主要由信道读 FIFO、后分析器、IDCT流水线、辅助部分和用户数据 FIFO 及其控制器组成。码流中的包头和有效负荷存储在 SDRAM 的视频 ES 信道缓冲器中，信道读 FIFO 就用来存储从视频 ES 信道缓冲器读出的要预先分析的视频数据。后分析器包含一个微控制器，用来分析要解码的视频流。IDCT 流水线由可变长度编码(VLC)器、反量化、反离散余弦变换(IDCT)单元和运动补偿单元组成。运动补偿单元包括场／帧运动补偿、双基预测、关系运动矢量。

视频解码器还包括交替块扫描，3∶2 下拉和 1／8精度的扫描。VLC 通过检测视频 PES 包中的包头，提取控制信息，并按照 MPEG-2 编码格式将视频码流分解成8×8 数据块和运动矢量，经反量化后送到 IDCT 单元，将反量化频率域块进行反离散余弦变换，产生 16×16的宏块。运动补偿单元从 DRAM 中读取参考帧块数据，然后和来自 IDCT 单元的 8×8 变换的非预测块相加，形成重建块，还原成编码压缩前的原始视频数据。音频解码器的解码过程与此相似，音频解码器支持 MPEG 的层 I 和层Ⅱ解码，可用 48 kHz 速率采样。它首先对音频码流进行比特分配解码，然后进行标度因子解码，接着进行反量化和子带综合滤波，最后输出 PCM 立体声音频数字信号。

视频解码器和音频解码器都使用外部存储器作为缓冲器，它包含 4 个缓冲器，即视频有效负载、视频PES 头、音频有效负载和音频 PES 头缓冲器。视频和音频有效负载缓冲器是视频频道和声道缓冲器；PES 头缓冲器保存最近的头信息，外部微处理器可以在任何时候读 PES 头缓冲器中的内容，提取时间标记来同步视频和音频。

SC2005 芯片内还有一个视频显示接口，它用于全运动视频(FMV)色差信号 CR和 CB的垂直抽取，片内的FIR 滤波器用于 Y、CR和 CB的水平抽取，然后通过视频接口输出到视频编码器。

4.在屏图形

SC2005 芯片内集成了一个 OSG 子系统。该子系统能产生图文与解码视频相叠加的图形，还能产生光标、OSD和静止平面。光标平面是一个透明的平面，支持 16色、32×32 像素光标，可位于显示区域的任何一处。OSD平面用于显示复用的 OSD 区域，如链表之类。该平面支持 RGB 和 YCRCB视频格式，能在每种颜色或每个像素与其他平面混合。静止平面支持 YCRCB4∶2∶0 和 4∶2∶2 静止图像，还能运载 4∶2∶2 场消隐插入(VBI)数据。

[1] [2]  下一页