2．3 核心控制器LPC1768
2．3．1 LPC1768功能介绍
    系统的主控制器采用LPC1768，它采用Cortex-M3内核，可提供系统增强型特性，用于满足要求高度集成和低功耗的嵌入式应用。Cortex -M3控制器的操作频率可达100 MHz，具有三级流水线和哈佛结构；带有独立本地指令、数据总线以及用于外设的性能稍低的第3条总线，还包含一个支持随机跳转的内部预取值单元。LPC1768系列Cortex-M3微控制器的外设组件包括512 KB的Flash存储器、64 KB数据存储器、以太网MAC、USB主机／从机／OTG接口、8通道的通用DMA控制器、4个UART接口、2条CAN通道、2个SSP控制器、SPI接口、3个I2C接口、2输入和2输出的I2S接口、8通道的12位ADC、10位DAC、电机控制PWM、正交编码器接口、4个通用定时器、6输出的通用PWM、带独立电池供电的超低功耗RTC和多达70个通用I／O引脚。nRF24LU1+具有SPI口，可以方便实现与LPC1768的连接。
2．3．2 LPC1768与ADV212的连接
    ①控制总线：ADV212支持16位和32位的总线控制。LPC1768是32位ARM控制器，所以采用32位控制总线实现对ADV212的配置和控制；通过LPC1768的高速GPIO口控制引脚P1[31：0]。其中ADDR[3：0]引脚为地址总线，对ADV212的直接型寄存器进行读写；ADV212接收到OV7670的帧数据后对其进行JPEG2000压缩，压缩后的数据存放在ADV212内部的CODE FIFO中。LPC1768与ADV212之间的连接采用32位正常主机模式的异步SRAM接口通信，其16个直接寄存器映射到控制器的寄存器进行固件加载和参数配置，并从CODEFIFO中读取压缩视频数据。
    ②数据总线：当ADV212工作在JDATA模式下时，由HDATA[31：28]～JDATA[7：4]和HDATA[27：24]～JDATA[3：0]总线输出压缩后的JPEG20 00数据。
    ③其他：包括中断信号、读写信号、复位信号、睡眠信号都与LPC1768的GPIO口相连。
2．3．3 LPC1768与SD卡的连接
    SD卡具有耐用、可靠、安全、容量大、体积小、便于携带和兼容性好的优点。SD卡支持SD和SPI两种模式通信方式。采用SPI模式时，占用较少的I／O资源。设计中采用直接与LPC1768的SPI接口的通信方式。通过4条信号线即可完成数据的传输，分别包括时钟SCLK、主机输入从机输出MISO、主机输出从机输入MOIS和片诜CS。实际讨程中，还需要考虑到中断控制、电源供电控制、写保护和卡插入位置检测4个方面，因此还需要额外的4根通用I／O引脚来满足该需要。LPC1768外围电路结构框图如图5所示。

3 系统程序设计
    系统硬件设计完成之后，要进行软件的设计。整个设计过程中的功能器件很多，但是都进行了模块化设计，所以软件方面也要进行模块化设计。主要分为主程序、初始化配置模块、图像采集压缩控制模块、存储模块和无线传输模块。系统工作程序流程如图6所示。

上一页  [1] [2] [3] [4]  下一页