3．3 数模转换模块
    WM874l的I2S输入接口与CS8416的输出连接时中间加入100 Ω电阻进行缓冲，如图2所示。WM874l设定硬件控制模式，即通过特定引脚的上拉或下拉状态决定其工作状态，且所有上拉或下拉的电阻均为10 kΩ。该系统设计的WM8741控制引脚设置如表2所示。

 

    WM874l内部的主时钟检测电路自动确定主时钟MCLK与采样时钟LRCLK关系，并确定最终采样速率。尽管WM8741允许MCLK有一定的相位延迟和抖动，但设计时也应尽量使MCLK与LRCLK同步。数模转换完成后，引脚VOULP、VOULN输出左声道的差分模拟电压信号，引脚VOURP、VOURN输出右声道的差分模拟电压信号。WM8741数字电路部分工作电压为3．3 V，模拟部分电源电压为5 V。所有电源引脚都连接一只10μF钽电容和一只0．1μF陶瓷电容进行去耦滤波。数字地与模拟地之间通过一个磁珠连接，以减弱干扰。
3．4 模拟信号调理模块
    WM8741输出的模拟信号中夹杂高次谐波分量，因此需经低通滤波滤除高频噪声，进而得到较为纯净的模拟信号。滤波电路采用LM4562型运算放大器。对于数模转换电路，在D／A转换器的后面需采用3阶滤波器才能达到防混叠要求。由LM4562外加电阻电容组成的三阶巴特沃斯低通滤波器，如图3所示。滤波器是单位增益，通频带内平坦度好。经滤波后的信号可直接作为解码器的平衡信号输出。当以RCA接口输出时，还需把差分信号转换为单端信号，该转换电路是由一片LM4562组成的差动放大电路。单端信号经一只10μF的隔直电容输出到RCA接口。LM4562采用单独的±12 V电源供电。

 

3．5 设计中应注意的问题
    绘制PCB时应注意合理布局，数字元件与模拟元件应分开放置。CS8416的锁相环的外部滤波电阻电容的布局会影响到音频时钟重建的质量，电容应尽量靠近FILT引脚放置，且最好在同一平面上，附近最好不要有过孔。

4 结束语
    设计实现一个具有24位、192 kHz的采样率的数字音频解码器。该解码器无需MCU控制，电路简单、稳定性高。但由于采用硬件控制模式，电路配置具有一定局限性。如果要进一步增加其功能可增加一片MCU，采用软件控制模式，实现人机交互操作。WM8741优异性能使该解码器输出具有较高的动态范围，极低的噪声，可应用于不同的音频产品。